projects: Add fmc connection files for eval boards
Creating a new eval board fmc file: - docs: Open FMC_eval_board_template.xlsx - follow the instructions on the first sheetmain
AndrDragomir
AndrDragomir
parent
72cf8f9b5d
commit
72378a6d4a
|
|
@ -0,0 +1,72 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
#dual_ad9208
|
||||
|
||||
D4 GBTCLK0_M2C_P FMC_GBTCLK0_M2C_P rx_ref_clk_0_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N FMC_GBTCLK0_M2C_N rx_ref_clk_0_n #N/A #N/A
|
||||
D4 GBTCLK0_M2C_P FMC_GBTCLK0_M2C_P rx_ref_clk_1_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N FMC_GBTCLK0_M2C_N rx_ref_clk_1_n #N/A #N/A
|
||||
L12 GBTCLK2_M2C_P FMC_GBTCLK2_M2C_P glbl_clk_0_p #N/A #N/A
|
||||
L13 GBTCLK2_M2C_N FMC_GBTCLK2_M2C_N glbl_clk_0_n #N/A #N/A
|
||||
|
||||
D8 LA01_P_CC FMC_LA01_P glbl_clk_1_p LVDS #N/A
|
||||
D9 LA01_N_CC FMC_LA01_N glbl_clk_1_n LVDS #N/A
|
||||
H10 LA04_P FMC_LA04_P rx_sync_0_p LVDS #N/A
|
||||
H11 LA04_N FMC_LA04_N rx_sync_0_n LVDS #N/A
|
||||
D11 LA05_P FMC_LA05_P rx_sync_1_p LVDS #N/A
|
||||
D12 LA05_N FMC_LA05_N rx_sync_1_n LVDS #N/A
|
||||
H7 LA02_P FMC_LA02_P rx_sysref_0_p LVDS DIFF_TERM TRUE
|
||||
H8 LA02_N FMC_LA02_N rx_sysref_0_n LVDS DIFF_TERM TRUE
|
||||
G9 LA03_P FMC_LA03_P rx_sysref_1_p LVDS DIFF_TERM TRUE
|
||||
G10 LA03_N FMC_LA03_N rx_sysref_1_n LVDS DIFF_TERM TRUE
|
||||
|
||||
C6 DP0_M2C_P FMC_DP0_M2C_P rx_data_p[0] #N/A #N/A
|
||||
C7 DP0_M2C_N FMC_DP0_M2C_N rx_data_n[0] #N/A #N/A
|
||||
A2 DP1_M2C_P FMC_DP1_M2C_P rx_data_p[1] #N/A #N/A
|
||||
A3 DP1_M2C_N FMC_DP1_M2C_N rx_data_n[1] #N/A #N/A
|
||||
A6 DP2_M2C_P FMC_DP2_M2C_P rx_data_p[2] #N/A #N/A
|
||||
A7 DP2_M2C_N FMC_DP2_M2C_N rx_data_n[2] #N/A #N/A
|
||||
A10 DP3_M2C_P FMC_DP3_M2C_P rx_data_p[3] #N/A #N/A
|
||||
A11 DP3_M2C_N FMC_DP3_M2C_N rx_data_n[3] #N/A #N/A
|
||||
A14 DP4_M2C_P FMC_DP4_M2C_P rx_data_p[4] #N/A #N/A
|
||||
A15 DP4_M2C_N FMC_DP4_M2C_N rx_data_n[4] #N/A #N/A
|
||||
A18 DP5_M2C_P FMC_DP5_M2C_P rx_data_p[5] #N/A #N/A
|
||||
A19 DP5_M2C_N FMC_DP5_M2C_N rx_data_n[5] #N/A #N/A
|
||||
B16 DP6_M2C_P FMC_DP6_M2C_P rx_data_p[6] #N/A #N/A
|
||||
B17 DP6_M2C_N FMC_DP6_M2C_N rx_data_n[6] #N/A #N/A
|
||||
B12 DP7_M2C_P FMC_DP7_M2C_P rx_data_p[7] #N/A #N/A
|
||||
B13 DP7_M2C_N FMC_DP7_M2C_N rx_data_n[7] #N/A #N/A
|
||||
B8 DP8_M2C_P FMC_DP8_M2C_P rx_data_p[8] #N/A #N/A
|
||||
B9 DP8_M2C_N FMC_DP8_M2C_N rx_data_n[8] #N/A #N/A
|
||||
B4 DP9_M2C_P FMC_DP9_M2C_P rx_data_p[9] #N/A #N/A
|
||||
B5 DP9_M2C_N FMC_DP9_M2C_N rx_data_n[9] #N/A #N/A
|
||||
Y10 DP10_M2C_P FMC_DP10_M2C_P rx_data_p[10] #N/A #N/A
|
||||
Y11 DP10_M2C_N FMC_DP10_M2C_N rx_data_n[10] #N/A #N/A
|
||||
Z12 DP11_M2C_P FMC_DP15_M2C_P rx_data_p[11] #N/A #N/A
|
||||
Z13 DP11_M2C_N FMC_DP15_M2C_N rx_data_n[11] #N/A #N/A
|
||||
Y14 DP12_M2C_P FMC_DP12_M2C_P rx_data_p[12] #N/A #N/A
|
||||
Y15 DP12_M2C_N FMC_DP12_M2C_N rx_data_n[12] #N/A #N/A
|
||||
Z16 DP13_M2C_P FMC_DP13_M2C_P rx_data_p[13] #N/A #N/A
|
||||
Z17 DP13_M2C_N FMC_DP13_M2C_N rx_data_n[13] #N/A #N/A
|
||||
Y18 DP14_M2C_P FMC_DP14_M2C_P rx_data_p[14] #N/A #N/A
|
||||
Y19 DP14_M2C_N FMC_DP14_M2C_N rx_data_n[14] #N/A #N/A
|
||||
Y22 DP15_M2C_P FMC_DP15_M2C_P rx_data_p[15] #N/A #N/A
|
||||
Y23 DP15_M2C_N FMC_DP15_M2C_N rx_data_n[15] #N/A #N/A
|
||||
|
||||
D15 LA09_N DUTA_FDA_TO_FPGA adc0_fda LVCMOS18 #N/A
|
||||
C15 LA10_N DUTA_FDB_TO_FPGA adc0_fdb LVCMOS18 #N/A
|
||||
G13 LA08_N DUTA_PDWN_TO_FPGA adc0_pdwn LVCMOS18 #N/A
|
||||
H17 LA11_N DUTA_GPIO_A1_TO_FPGA adc0_gpio_a1 LVCMOS18 #N/A
|
||||
G16 LA12_N DUTA_GPIO_B1_TO_FPGA adc0_gpio_b1 LVCMOS18 #N/A
|
||||
C14 LA10_P DUTB_FDA_TO_FPGA adc1_fda LVCMOS18 #N/A
|
||||
H16 LA11_P DUTB_FDB_TO_FPGA adc1_fdb LVCMOS18 #N/A
|
||||
D14 LA09_P DUTB_PDWN_TO_FPGA adc1_pdwn LVCMOS18 #N/A
|
||||
G15 LA12_P DUTB_GPIO_A1_TO_FPGA adc1_gpio_a1 LVCMOS18 #N/A
|
||||
D17 LA13_P DUTB_GPIO_B1_TO_FPGA adc1_gpio_b1 LVCMOS18 #N/A
|
||||
D18 LA13_N HMC7044_SYNC_REQ_TO_FPGA hmc_sync_req LVCMOS18 #N/A
|
||||
|
||||
C10 LA06_P SCLK_FROM_FPGA spi_clk LVCMOS18 #N/A
|
||||
C11 LA06_N SDIO_FROM_FPGA spi_sdio LVCMOS18 #N/A
|
||||
H13 LA07_P HMC7044_CSB_FROM_FPGA spi_csn_clk LVCMOS18 #N/A
|
||||
H14 LA07_N ADC0_CSB_FROM_FPGA spi_csn_adc0 LVCMOS18 #N/A
|
||||
G12 LA08_P ADC1_CSB_FROM_FPGA spi_csn_adc1 LVCMOS18 #N/A
|
||||
|
|
@ -0,0 +1,38 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# ad9434
|
||||
|
||||
G6 LA00_CC_P DCO_LOCAL adc_clk_p LVDS_25 DIFF_TERM TRUE
|
||||
G7 LA00_CC_N DCOB_LOCAL adc_clk_n LVDS_25 DIFF_TERM TRUE
|
||||
|
||||
D17 LA13_P D0 adc_data_p[0] LVDS_25 DIFF_TERM TRUE
|
||||
D18 LA13_N D0B adc_data_n[0] LVDS_25 DIFF_TERM TRUE
|
||||
H16 LA11_P D1 adc_data_p[1] LVDS_25 DIFF_TERM TRUE
|
||||
G15 LA12_P D2 adc_data_p[2] LVDS_25 DIFF_TERM TRUE
|
||||
G16 LA12_N D2B adc_data_n[2] LVDS_25 DIFF_TERM TRUE
|
||||
D14 LA09_P D3 adc_data_p[3] LVDS_25 DIFF_TERM TRUE
|
||||
D15 LA09_N D3B adc_data_n[3] LVDS_25 DIFF_TERM TRUE
|
||||
C14 LA10_P D4 adc_data_p[4] LVDS_25 DIFF_TERM TRUE
|
||||
C15 LA10_N D4B adc_data_n[4] LVDS_25 DIFF_TERM TRUE
|
||||
H13 LA07_P D5 adc_data_p[5] LVDS_25 DIFF_TERM TRUE
|
||||
H14 LA07_N D5B adc_data_n[5] LVDS_25 DIFF_TERM TRUE
|
||||
G12 LA08_P D6 adc_data_p[6] LVDS_25 DIFF_TERM TRUE
|
||||
G13 LA08_N D6B adc_data_n[6] LVDS_25 DIFF_TERM TRUE
|
||||
D11 LA05_P D7 adc_data_p[7] LVDS_25 DIFF_TERM TRUE
|
||||
D12 LA05_N D7B adc_data_n[7] LVDS_25 DIFF_TERM TRUE
|
||||
C10 LA06_P D8 adc_data_p[8] LVDS_25 DIFF_TERM TRUE
|
||||
C11 LA06_N D8B adc_data_n[8] LVDS_25 DIFF_TERM TRUE
|
||||
H10 LA04_P D9 adc_data_p[9] LVDS_25 DIFF_TERM TRUE
|
||||
H11 LA04_N D9B adc_data_n[9] LVDS_25 DIFF_TERM TRUE
|
||||
G9 LA03_P D10 adc_data_p[10] LVDS_25 DIFF_TERM TRUE
|
||||
G10 LA03_N D10B adc_data_n[10] LVDS_25 DIFF_TERM TRUE
|
||||
D8 LA01_CC_P D11 adc_data_p[11] LVDS_25 DIFF_TERM TRUE
|
||||
D9 LA01_CC_N D11B adc_data_n[11] LVDS_25 DIFF_TERM TRUE
|
||||
|
||||
H7 LA02_P DOR adc_or_p LVDS_25 DIFF_TERM TRUE
|
||||
H8 LA02_N DORB adc_or_n LVDS_25 DIFF_TERM TRUE
|
||||
|
||||
G36 LA33_P AD9517_CSB spi_csn_clk LVCMOS25 #N/A
|
||||
G37 LA33_N CSB spi_csn_adc LVCMOS25 #N/A
|
||||
H37 LA32_P SDIO spi_dio LVCMOS25 #N/A
|
||||
H38 LA32_N SCLK spi_sclk LVCMOS25 #N/A
|
||||
|
|
@ -0,0 +1,212 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# quad mxfe
|
||||
|
||||
D4 GBTCLK0_M2C_P #N/A fpga_clk_m2c_0_replica_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N #N/A fpga_clk_m2c_0_replica_n #N/A #N/A
|
||||
D4 GBTCLK0_M2C_P #N/A fpga_clk_m2c_p[0] #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N #N/A fpga_clk_m2c_n[0] #N/A #N/A
|
||||
D20 LA17_P_CC #N/A fpga_clk_m2c_p[1] LVDS DIFF_TERM TRUE
|
||||
D21 LA17_N_CC #N/A fpga_clk_m2c_n[1] LVDS DIFF_TERM TRUE
|
||||
H4 CLK0_M2C_P #N/A fpga_clk_m2c_p[2] LVDS DIFF_TERM TRUE
|
||||
H5 CLK0_M2C_N #N/A fpga_clk_m2c_n[2] LVDS DIFF_TERM TRUE
|
||||
|
||||
G2 CLK1_M2C_P #N/A fpga_sysref_m2c_p LVDS DIFF_TERM TRUE
|
||||
G3 CLK1_M2C_N #N/A fpga_sysref_m2c_n LVDS DIFF_TERM TRUE
|
||||
G6 LA00_P_CC #N/A fpga_sysref_c2m_p LVDS #N/A
|
||||
G7 LA00_N_CC #N/A fpga_sysref_c2m_n LVDS #N/A
|
||||
|
||||
A38 DP5_C2M_P #N/A c2m_p[0] #N/A #N/A
|
||||
A39 DP5_C2M_N #N/A c2m_n[0] #N/A #N/A
|
||||
Z28 DP12_C2M_P #N/A c2m_p[1] #N/A #N/A
|
||||
Z29 DP12_C2M_N #N/A c2m_n[1] #N/A #N/A
|
||||
Y30 DP13_C2M_P #N/A c2m_p[2] #N/A #N/A
|
||||
Y31 DP13_C2M_N #N/A c2m_n[2] #N/A #N/A
|
||||
Y26 DP11_C2M_P #N/A c2m_p[3] #N/A #N/A
|
||||
Y27 DP11_C2M_N #N/A c2m_n[3] #N/A #N/A
|
||||
A30 DP3_C2M_P #N/A c2m_p[4] #N/A #N/A
|
||||
A31 DP3_C2M_N #N/A c2m_n[4] #N/A #N/A
|
||||
B32 DP7_C2M_P #N/A c2m_p[5] #N/A #N/A
|
||||
B33 DP7_C2M_N #N/A c2m_n[5] #N/A #N/A
|
||||
A34 DP4_C2M_P #N/A c2m_p[6] #N/A #N/A
|
||||
A35 DP4_C2M_N #N/A c2m_n[6] #N/A #N/A
|
||||
B36 DP6_C2M_P #N/A c2m_p[7] #N/A #N/A
|
||||
B37 DP6_C2M_N #N/A c2m_n[7] #N/A #N/A
|
||||
Z24 DP10_C2M_P #N/A c2m_p[8] #N/A #N/A
|
||||
Z25 DP10_C2M_N #N/A c2m_n[8] #N/A #N/A
|
||||
B24 DP9_C2M_P #N/A c2m_p[9] #N/A #N/A
|
||||
B25 DP9_C2M_N #N/A c2m_n[9] #N/A #N/A
|
||||
A26 DP2_C2M_P #N/A c2m_p[10] #N/A #N/A
|
||||
A27 DP2_C2M_N #N/A c2m_n[10] #N/A #N/A
|
||||
B28 DP8_C2M_P #N/A c2m_p[11] #N/A #N/A
|
||||
B29 DP8_C2M_N #N/A c2m_n[11] #N/A #N/A
|
||||
C2 DP0_C2M_P #N/A c2m_p[12] #N/A #N/A
|
||||
C3 DP0_C2M_N #N/A c2m_n[12] #N/A #N/A
|
||||
M18 DP14_C2M_P #N/A c2m_p[13] #N/A #N/A
|
||||
M19 DP14_C2M_N #N/A c2m_n[13] #N/A #N/A
|
||||
A22 DP1_C2M_P #N/A c2m_p[14] #N/A #N/A
|
||||
A23 DP1_C2M_N #N/A c2m_n[14] #N/A #N/A
|
||||
M22 DP15_C2M_P #N/A c2m_p[15] #N/A #N/A
|
||||
M23 DP15_C2M_N #N/A c2m_n[15] #N/A #N/A
|
||||
A18 DP5_M2C_P #N/A m2c_p[0] #N/A #N/A
|
||||
A19 DP5_M2C_N #N/A m2c_n[0] #N/A #N/A
|
||||
Y18 DP14_M2C_P #N/A m2c_p[1] #N/A #N/A
|
||||
Y19 DP14_M2C_N #N/A m2c_n[1] #N/A #N/A
|
||||
Y22 DP15_M2C_P #N/A m2c_p[2] #N/A #N/A
|
||||
Y23 DP15_M2C_N #N/A m2c_n[2] #N/A #N/A
|
||||
Z16 DP13_M2C_P #N/A m2c_p[3] #N/A #N/A
|
||||
Z17 DP13_M2C_N #N/A m2c_n[3] #N/A #N/A
|
||||
A10 DP3_M2C_P #N/A m2c_p[4] #N/A #N/A
|
||||
A11 DP3_M2C_N #N/A m2c_n[4] #N/A #N/A
|
||||
B12 DP7_M2C_P #N/A m2c_p[5] #N/A #N/A
|
||||
B13 DP7_M2C_N #N/A m2c_n[5] #N/A #N/A
|
||||
A14 DP4_M2C_P #N/A m2c_p[6] #N/A #N/A
|
||||
A15 DP4_M2C_N #N/A m2c_n[6] #N/A #N/A
|
||||
B16 DP6_M2C_P #N/A m2c_p[7] #N/A #N/A
|
||||
B17 DP6_M2C_N #N/A m2c_n[7] #N/A #N/A
|
||||
A6 DP2_M2C_P #N/A m2c_p[8] #N/A #N/A
|
||||
A7 DP2_M2C_N #N/A m2c_n[8] #N/A #N/A
|
||||
B4 DP9_M2C_P #N/A m2c_p[9] #N/A #N/A
|
||||
B5 DP9_M2C_N #N/A m2c_n[9] #N/A #N/A
|
||||
C6 DP0_M2C_P #N/A m2c_p[10] #N/A #N/A
|
||||
C7 DP0_M2C_N #N/A m2c_n[10] #N/A #N/A
|
||||
B8 DP8_M2C_P #N/A m2c_p[11] #N/A #N/A
|
||||
B9 DP8_M2C_N #N/A m2c_n[11] #N/A #N/A
|
||||
Y14 DP12_M2C_P #N/A m2c_p[12] #N/A #N/A
|
||||
Y15 DP12_M2C_N #N/A m2c_n[12] #N/A #N/A
|
||||
Z12 DP11_M2C_P #N/A m2c_p[13] #N/A #N/A
|
||||
Z13 DP11_M2C_N #N/A m2c_n[13] #N/A #N/A
|
||||
Y10 DP10_M2C_P #N/A m2c_p[14] #N/A #N/A
|
||||
Y11 DP10_M2C_N #N/A m2c_n[14] #N/A #N/A
|
||||
A2 DP1_M2C_P #N/A m2c_p[15] #N/A #N/A
|
||||
A3 DP1_M2C_N #N/A m2c_n[15] #N/A #N/A
|
||||
|
||||
C10 LA06_P #N/A hmc7043_sclk LVCMOS18 #N/A
|
||||
C11 LA06_N #N/A hmc7043_sdata LVCMOS18 #N/A
|
||||
D17 LA13_P #N/A hmc7043_reset LVCMOS18 #N/A
|
||||
D18 LA13_N #N/A hmc7043_slen LVCMOS18 #N/A
|
||||
D23 LA23_P #N/A hmc7043_gpio LVCMOS18 #N/A
|
||||
|
||||
C19 LA14_N #N/A hmc425a_v[1] LVCMOS18 #N/A
|
||||
C18 LA14_P #N/A hmc425a_v[2] LVCMOS18 #N/A
|
||||
C15 LA10_N #N/A hmc425a_v[3] LVCMOS18 #N/A
|
||||
C14 LA10_P #N/A hmc425a_v[4] LVCMOS18 #N/A
|
||||
|
||||
D24 LA23_N #N/A adrf5020_ctrl LVCMOS18 #N/A
|
||||
|
||||
C26 LA27_P #N/A adf4371_cs[0] LVCMOS18 #N/A
|
||||
C27 LA27_N #N/A adf4371_cs[1] LVCMOS18 #N/A
|
||||
D26 LA26_P #N/A adf4371_cs[2] LVCMOS18 #N/A
|
||||
D27 LA26_N #N/A adf4371_cs[3] LVCMOS18 #N/A
|
||||
C22 LA18_P_CC #N/A adf4371_sclk LVCMOS18 #N/A
|
||||
C23 LA18_N_CC #N/A adf4371_sdio LVCMOS18 #N/A
|
||||
|
||||
F8 HA04_N #N/A mxfe_cs[0] LVCMOS18 #N/A
|
||||
H11 LA04_N #N/A mxfe_cs[1] LVCMOS18 #N/A
|
||||
K20 HA21_N #N/A mxfe_cs[2] LVCMOS18 #N/A
|
||||
D12 LA05_N #N/A mxfe_cs[3] LVCMOS18 #N/A
|
||||
|
||||
F4 HA00_P_CC #N/A mxfe_sclk[0] LVCMOS18 #N/A
|
||||
G9 LA03_P #N/A mxfe_sclk[1] LVCMOS18 #N/A
|
||||
K16 HA17_P_CC #N/A mxfe_sclk[2] LVCMOS18 #N/A
|
||||
D8 LA01_P_CC #N/A mxfe_sclk[3] LVCMOS18 #N/A
|
||||
|
||||
G12 LA08_P #N/A mxfe_reset[0] LVCMOS18 #N/A
|
||||
H22 LA19_P #N/A mxfe_reset[1] LVCMOS18 #N/A
|
||||
J6 HA03_P #N/A mxfe_reset[2] LVCMOS18 #N/A
|
||||
F13 HA12_P #N/A mxfe_reset[3] LVCMOS18 #N/A
|
||||
|
||||
F5 HA00_N_CC #N/A mxfe_miso[0] LVCMOS18 #N/A
|
||||
G10 LA03_N #N/A mxfe_miso[1] LVCMOS18 #N/A
|
||||
K17 HA17_N_CC #N/A mxfe_miso[2] LVCMOS18 #N/A
|
||||
D9 LA01_N_CC #N/A mxfe_miso[3] LVCMOS18 #N/A
|
||||
|
||||
F7 HA04_P #N/A mxfe_mosi[0] LVCMOS18 #N/A
|
||||
H10 LA04_P #N/A mxfe_mosi[1] LVCMOS18 #N/A
|
||||
K19 HA21_P #N/A mxfe_mosi[2] LVCMOS18 #N/A
|
||||
D11 LA05_P #N/A mxfe_mosi[3] LVCMOS18 #N/A
|
||||
|
||||
G28 LA25_N #N/A mxfe_syncin_0_p LVCMOS18 #N/A
|
||||
G31 LA29_N #N/A mxfe_syncin_0_n LVCMOS18 #N/A
|
||||
G30 LA29_P #N/A mxfe_syncin_1_p LVCMOS18 #N/A
|
||||
H17 LA11_N #N/A mxfe_syncin_1_n LVCMOS18 #N/A
|
||||
H38 LA32_N #N/A mxfe_syncin_2_p LVCMOS18 #N/A
|
||||
K8 HA02_N #N/A mxfe_syncin_2_n LVCMOS18 #N/A
|
||||
H16 LA11_P #N/A mxfe_syncin_3_p LVCMOS18 #N/A
|
||||
E13 HA13_N #N/A mxfe_syncin_3_n LVCMOS18 #N/A
|
||||
J22 HA22_N #N/A mxfe_syncin_4_p LVCMOS18 #N/A
|
||||
K7 HA02_P #N/A mxfe_syncin_5_p LVCMOS18 #N/A
|
||||
E10 HA09_N #N/A mxfe_syncin_6_p LVCMOS18 #N/A
|
||||
E12 HA13_P #N/A mxfe_syncin_7_p LVCMOS18 #N/A
|
||||
|
||||
G27 LA25_P #N/A mxfe_syncout_0_p LVCMOS18 #N/A
|
||||
G34 LA31_N #N/A mxfe_syncout_0_n LVCMOS18 #N/A
|
||||
G33 LA31_P #N/A mxfe_syncout_1_p LVCMOS18 #N/A
|
||||
H20 LA15_N #N/A mxfe_syncout_1_n LVCMOS18 #N/A
|
||||
H37 LA32_P #N/A mxfe_syncout_2_p LVCMOS18 #N/A
|
||||
K11 HA06_N #N/A mxfe_syncout_2_n LVCMOS18 #N/A
|
||||
H19 LA15_P #N/A mxfe_syncout_3_p LVCMOS18 #N/A
|
||||
E16 HA16_N #N/A mxfe_syncout_3_n LVCMOS18 #N/A
|
||||
J21 HA22_P #N/A mxfe_syncout_4_p LVCMOS18 #N/A
|
||||
K10 HA06_P #N/A mxfe_syncout_5_p LVCMOS18 #N/A
|
||||
E9 HA09_P #N/A mxfe_syncout_6_p LVCMOS18 #N/A
|
||||
E15 HA16_P #N/A mxfe_syncout_7_p LVCMOS18 #N/A
|
||||
|
||||
F10 HA08_P #N/A mxfe_tx_en0[0] LVCMOS18 #N/A
|
||||
H7 LA02_P #N/A mxfe_tx_en0[1] LVCMOS18 #N/A
|
||||
K22 HA23_P #N/A mxfe_tx_en0[2] LVCMOS18 #N/A
|
||||
D14 LA09_P #N/A mxfe_tx_en0[3] LVCMOS18 #N/A
|
||||
|
||||
F11 HA08_N #N/A mxfe_tx_en1[0] LVCMOS18 #N/A
|
||||
H8 LA02_N #N/A mxfe_tx_en1[1] LVCMOS18 #N/A
|
||||
K23 HA23_N #N/A mxfe_tx_en1[2] LVCMOS18 #N/A
|
||||
D15 LA09_N #N/A mxfe_tx_en1[3] LVCMOS18 #N/A
|
||||
|
||||
G36 LA33_P #N/A mxfe_rx_en0[0] LVCMOS18 #N/A
|
||||
H13 LA07_P #N/A mxfe_rx_en0[1] LVCMOS18 #N/A
|
||||
K13 HA10_P #N/A mxfe_rx_en0[2] LVCMOS18 #N/A
|
||||
E18 HA20_P #N/A mxfe_rx_en0[3] LVCMOS18 #N/A
|
||||
|
||||
G37 LA33_N #N/A mxfe_rx_en1[0] LVCMOS18 #N/A
|
||||
H14 LA07_N #N/A mxfe_rx_en1[1] LVCMOS18 #N/A
|
||||
K14 HA10_N #N/A mxfe_rx_en1[2] LVCMOS18 #N/A
|
||||
E19 HA20_N #N/A mxfe_rx_en1[3] LVCMOS18 #N/A
|
||||
|
||||
G13 LA08_N #N/A mxfe0_gpio[0] LVCMOS18 #N/A
|
||||
G15 LA12_P #N/A mxfe0_gpio[1] LVCMOS18 #N/A
|
||||
G16 LA12_N #N/A mxfe0_gpio[2] LVCMOS18 #N/A
|
||||
G18 LA16_P #N/A mxfe0_gpio[3] LVCMOS18 #N/A
|
||||
G19 LA16_N #N/A mxfe0_gpio[4] LVCMOS18 #N/A
|
||||
G21 LA20_P #N/A mxfe0_gpio[5] LVCMOS18 #N/A
|
||||
G22 LA20_N #N/A mxfe0_gpio[6] LVCMOS18 #N/A
|
||||
G24 LA22_P #N/A mxfe0_gpio[7] LVCMOS18 #N/A
|
||||
G25 LA22_N #N/A mxfe0_gpio[8] LVCMOS18 #N/A
|
||||
|
||||
H23 LA19_N #N/A mxfe1_gpio[0] LVCMOS18 #N/A
|
||||
H25 LA21_P #N/A mxfe1_gpio[1] LVCMOS18 #N/A
|
||||
H26 LA21_N #N/A mxfe1_gpio[2] LVCMOS18 #N/A
|
||||
H28 LA24_P #N/A mxfe1_gpio[3] LVCMOS18 #N/A
|
||||
H29 LA24_N #N/A mxfe1_gpio[4] LVCMOS18 #N/A
|
||||
H31 LA28_P #N/A mxfe1_gpio[5] LVCMOS18 #N/A
|
||||
H32 LA28_N #N/A mxfe1_gpio[6] LVCMOS18 #N/A
|
||||
H34 LA30_P #N/A mxfe1_gpio[7] LVCMOS18 #N/A
|
||||
H35 LA30_N #N/A mxfe1_gpio[8] LVCMOS18 #N/A
|
||||
|
||||
J7 HA03_N #N/A mxfe2_gpio[0] LVCMOS18 #N/A
|
||||
J9 HA07_P #N/A mxfe2_gpio[1] LVCMOS18 #N/A
|
||||
J10 HA07_N #N/A mxfe2_gpio[2] LVCMOS18 #N/A
|
||||
J12 HA11_P #N/A mxfe2_gpio[3] LVCMOS18 #N/A
|
||||
J13 HA11_N #N/A mxfe2_gpio[4] LVCMOS18 #N/A
|
||||
J15 HA14_P #N/A mxfe2_gpio[5] LVCMOS18 #N/A
|
||||
J16 HA14_N #N/A mxfe2_gpio[6] LVCMOS18 #N/A
|
||||
J18 HA18_P #N/A mxfe2_gpio[7] LVCMOS18 #N/A
|
||||
J19 HA18_N #N/A mxfe2_gpio[8] LVCMOS18 #N/A
|
||||
|
||||
F14 HA12_N #N/A mxfe3_gpio[0] LVCMOS18 #N/A
|
||||
F16 HA15_P #N/A mxfe3_gpio[1] LVCMOS18 #N/A
|
||||
F17 HA15_N #N/A mxfe3_gpio[2] LVCMOS18 #N/A
|
||||
F19 HA19_P #N/A mxfe3_gpio[3] LVCMOS18 #N/A
|
||||
F20 HA19_N #N/A mxfe3_gpio[4] LVCMOS18 #N/A
|
||||
E2 HA01_P_CC #N/A mxfe3_gpio[5] LVCMOS18 #N/A
|
||||
E3 HA01_N_CC #N/A mxfe3_gpio[6] LVCMOS18 #N/A
|
||||
E6 HA05_P #N/A mxfe3_gpio[7] LVCMOS18 #N/A
|
||||
|
|
@ -0,0 +1,78 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
#adrv9009
|
||||
|
||||
D4 GBTCLK0_M2C_P #N/A ref_clk0_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N #N/A ref_clk0_n #N/A #N/A
|
||||
B20 GBTCLK1_M2C_P #N/A ref_clk1_p #N/A #N/A
|
||||
B21 GBTCLK1_M2C_N #N/A ref_clk1_n #N/A #N/A
|
||||
|
||||
D8 LA01_CC_P #N/A sysref_out_p LVDS #N/A
|
||||
D9 LA01_CC_N #N/A sysref_out_n LVDS #N/A
|
||||
G6 LA00_CC_P #N/A sysref_p LVDS DIFF_TERM TRUE
|
||||
G7 LA00_CC_N #N/A sysref_n LVDS DIFF_TERM TRUE
|
||||
|
||||
G9 LA03_P #N/A rx_sync_p LVDS #N/A
|
||||
G10 LA03_N #N/A rx_sync_n LVDS #N/A
|
||||
G27 LA25_P #N/A rx_os_sync_p LVDS #N/A
|
||||
G28 LA25_N #N/A rx_os_sync_n LVDS #N/A
|
||||
H7 LA02_P #N/A tx_sync_p LVDS DIFF_TERM TRUE
|
||||
H8 LA02_N #N/A tx_sync_n LVDS DIFF_TERM TRUE
|
||||
H28 LA24_P #N/A tx_sync_1_p LVDS DIFF_TERM TRUE
|
||||
H29 LA24_N #N/A tx_sync_1_n LVDS DIFF_TERM TRUE
|
||||
|
||||
A2 DP1_M2C_P #N/A rx_data_p[0] #N/A #N/A
|
||||
A3 DP1_M2C_N #N/A rx_data_n[0] #N/A #N/A
|
||||
A6 DP2_M2C_P #N/A rx_data_p[1] #N/A #N/A
|
||||
A7 DP2_M2C_N #N/A rx_data_n[1] #N/A #N/A
|
||||
C6 DP0_M2C_P #N/A rx_data_p[2] #N/A #N/A
|
||||
C7 DP0_M2C_N #N/A rx_data_n[2] #N/A #N/A
|
||||
A10 DP3_M2C_P #N/A rx_data_p[3] #N/A #N/A
|
||||
A11 DP3_M2C_N #N/A rx_data_n[3] #N/A #N/A
|
||||
A22 DP1_C2M_P #N/A tx_data_p[0] #N/A #N/A
|
||||
A23 DP1_C2M_N #N/A tx_data_n[0] #N/A #N/A
|
||||
A26 DP2_C2M_P #N/A tx_data_p[1] #N/A #N/A
|
||||
A27 DP2_C2M_N #N/A tx_data_n[1] #N/A #N/A
|
||||
C2 DP0_C2M_P #N/A tx_data_p[2] #N/A #N/A
|
||||
C3 DP0_C2M_N #N/A tx_data_n[2] #N/A #N/A
|
||||
A30 DP3_C2M_P #N/A tx_data_p[3] #N/A #N/A
|
||||
A31 DP3_C2M_N #N/A tx_data_n[3] #N/A #N/A
|
||||
|
||||
H19 LA15_P #N/A adrv9009_gpio_00 LVCMOS18 #N/A
|
||||
H20 LA15_N #N/A adrv9009_gpio_01 LVCMOS18 #N/A
|
||||
G18 LA16_P #N/A adrv9009_gpio_02 LVCMOS18 #N/A
|
||||
G19 LA16_N #N/A adrv9009_gpio_03 LVCMOS18 #N/A
|
||||
H25 LA21_P #N/A adrv9009_gpio_04 LVCMOS18 #N/A
|
||||
H26 LA21_N #N/A adrv9009_gpio_05 LVCMOS18 #N/A
|
||||
C22 LA18_CC_P #N/A adrv9009_gpio_06 LVCMOS18 #N/A
|
||||
C23 LA18_CC_N #N/A adrv9009_gpio_07 LVCMOS18 #N/A
|
||||
G25 LA22_N #N/A adrv9009_gpio_08 LVCMOS18 #N/A
|
||||
H22 LA19_P #N/A adrv9009_gpio_09 LVCMOS18 #N/A
|
||||
H23 LA19_N #N/A adrv9009_gpio_10 LVCMOS18 #N/A
|
||||
G21 LA20_P #N/A adrv9009_gpio_11 LVCMOS18 #N/A
|
||||
G22 LA20_N #N/A adrv9009_gpio_12 LVCMOS18 #N/A
|
||||
G16 LA12_N #N/A adrv9009_gpio_13 LVCMOS18 #N/A
|
||||
G15 LA12_P #N/A adrv9009_gpio_14 LVCMOS18 #N/A
|
||||
G24 LA22_P #N/A adrv9009_gpio_15 LVCMOS18 #N/A
|
||||
C11 LA06_N #N/A adrv9009_gpio_16 LVCMOS18 #N/A
|
||||
C10 LA06_P #N/A adrv9009_gpio_17 LVCMOS18 #N/A
|
||||
H17 LA11_N #N/A adrv9009_gpio_18 LVCMOS18 #N/A
|
||||
|
||||
D17 LA13_P #N/A adrv9009_tx1_enable LVCMOS18 #N/A
|
||||
D18 LA13_N #N/A adrv9009_rx1_enable LVCMOS18 #N/A
|
||||
C18 LA14_P #N/A adrv9009_tx2_enable LVCMOS18 #N/A
|
||||
C19 LA14_N #N/A adrv9009_rx2_enable LVCMOS18 #N/A
|
||||
|
||||
H16 LA11_P #N/A adrv9009_test LVCMOS18 #N/A
|
||||
H10 LA04_P #N/A adrv9009_reset_b LVCMOS18 #N/A
|
||||
H11 LA04_N #N/A adrv9009_gpint LVCMOS18 #N/A
|
||||
|
||||
D26 LA26_P #N/A ad9528_reset_b LVCMOS18 #N/A
|
||||
D27 LA26_N #N/A ad9528_sysref_req LVCMOS18 #N/A
|
||||
|
||||
D14 LA09_P #N/A spi_csn_adrv9009 LVCMOS18 #N/A
|
||||
D15 LA09_N #N/A spi_csn_ad9528 LVCMOS18 #N/A
|
||||
H13 LA07_P #N/A spi_clk LVCMOS18 #N/A
|
||||
H14 LA07_N #N/A spi_mosi LVCMOS18 #N/A
|
||||
G12 LA08_P #N/A spi_miso LVCMOS18 #N/A
|
||||
|
||||
|
|
@ -0,0 +1,70 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# ad9371
|
||||
|
||||
D4 GBTCLK0_M2C_P #N/A ref_clk0_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N #N/A ref_clk0_n #N/A #N/A
|
||||
B20 GBTCLK1_M2C_P #N/A ref_clk1_p #N/A #N/A
|
||||
B21 GBTCLK1_M2C_N #N/A ref_clk1_n #N/A #N/A
|
||||
|
||||
A2 DP1_M2C_P #N/A rx_data_p[0] #N/A #N/A
|
||||
A3 DP1_M2C_N #N/A rx_data_n[0] #N/A #N/A
|
||||
A6 DP2_M2C_P #N/A rx_data_p[1] #N/A #N/A
|
||||
A7 DP2_M2C_N #N/A rx_data_n[1] #N/A #N/A
|
||||
C6 DP0_M2C_P #N/A rx_data_p[2] #N/A #N/A
|
||||
C7 DP0_M2C_N #N/A rx_data_n[2] #N/A #N/A
|
||||
A10 DP3_M2C_P #N/A rx_data_p[3] #N/A #N/A
|
||||
A11 DP3_M2C_N #N/A rx_data_n[3] #N/A #N/A
|
||||
A22 DP1_C2M_P #N/A tx_data_p[0] #N/A #N/A
|
||||
A23 DP1_C2M_N #N/A tx_data_n[0] #N/A #N/A
|
||||
A26 DP2_C2M_P #N/A tx_data_p[1] #N/A #N/A
|
||||
A27 DP2_C2M_N #N/A tx_data_n[1] #N/A #N/A
|
||||
C2 DP0_C2M_P #N/A tx_data_p[2] #N/A #N/A
|
||||
C3 DP0_C2M_N #N/A tx_data_n[2] #N/A #N/A
|
||||
A30 DP3_C2M_P #N/A tx_data_p[3] #N/A #N/A
|
||||
A31 DP3_C2M_N #N/A tx_data_n[3] #N/A #N/A
|
||||
|
||||
G36 LA33_P #N/A sysref_p LVDS DIFF_TERM TRUE
|
||||
G37 LA33_N #N/A sysref_n LVDS DIFF_TERM TRUE
|
||||
H7 LA02_P #N/A tx_sync_p LVDS DIFF_TERM TRUE
|
||||
H8 LA02_N #N/A tx_sync_n LVDS DIFF_TERM TRUE
|
||||
G9 LA03_P #N/A rx_sync_p LVDS #N/A
|
||||
G10 LA03_N #N/A rx_sync_n LVDS #N/A
|
||||
G27 LA25_P #N/A rx_os_sync_p LVDS #N/A
|
||||
G28 LA25_N #N/A rx_os_sync_n LVDS #N/A
|
||||
|
||||
D26 LA26_P #N/A ad9528_reset_b LVCMOS18 #N/A
|
||||
D27 LA26_N #N/A ad9528_sysref_req LVCMOS18 #N/A
|
||||
D17 LA13_P #N/A ad9371_tx1_enable LVCMOS18 #N/A
|
||||
D18 LA13_N #N/A ad9371_rx1_enable LVCMOS18 #N/A
|
||||
C18 LA14_P #N/A ad9371_tx2_enable LVCMOS18 #N/A
|
||||
C19 LA14_N #N/A ad9371_rx2_enable LVCMOS18 #N/A
|
||||
H10 LA04_P #N/A ad9371_reset_b LVCMOS18 #N/A
|
||||
H11 LA04_N #N/A ad9371_gpint LVCMOS18 #N/A
|
||||
D11 LA05_P #N/A ad9371_test LVCMOS18 #N/A
|
||||
|
||||
H19 LA15_P #N/A ad9371_gpio_00 LVCMOS18 #N/A
|
||||
H20 LA15_N #N/A ad9371_gpio_01 LVCMOS18 #N/A
|
||||
G18 LA16_P #N/A ad9371_gpio_02 LVCMOS18 #N/A
|
||||
G19 LA16_N #N/A ad9371_gpio_03 LVCMOS18 #N/A
|
||||
H25 LA21_P #N/A ad9371_gpio_04 LVCMOS18 #N/A
|
||||
H26 LA21_N #N/A ad9371_gpio_05 LVCMOS18 #N/A
|
||||
C22 LA18_CC_P #N/A ad9371_gpio_06 LVCMOS18 #N/A
|
||||
C23 LA18_CC_N #N/A ad9371_gpio_07 LVCMOS18 #N/A
|
||||
G25 LA22_N #N/A ad9371_gpio_08 LVCMOS18 #N/A
|
||||
H22 LA19_P #N/A ad9371_gpio_09 LVCMOS18 #N/A
|
||||
H23 LA19_N #N/A ad9371_gpio_10 LVCMOS18 #N/A
|
||||
G21 LA20_P #N/A ad9371_gpio_11 LVCMOS18 #N/A
|
||||
G22 LA20_N #N/A ad9371_gpio_12 LVCMOS18 #N/A
|
||||
G31 LA29_N #N/A ad9371_gpio_13 LVCMOS18 #N/A
|
||||
G30 LA29_P #N/A ad9371_gpio_14 LVCMOS18 #N/A
|
||||
G24 LA22_P #N/A ad9371_gpio_15 LVCMOS18 #N/A
|
||||
G16 LA12_N #N/A ad9371_gpio_16 LVCMOS18 #N/A
|
||||
G15 LA12_P #N/A ad9371_gpio_17 LVCMOS18 #N/A
|
||||
D12 LA05_N #N/A ad9371_gpio_18 LVCMOS18 #N/A
|
||||
|
||||
D14 LA09_P #N/A spi_csn_ad9371 LVCMOS18 #N/A
|
||||
D15 LA09_N #N/A spi_csn_ad9528 LVCMOS18 #N/A
|
||||
H13 LA07_P #N/A spi_clk LVCMOS18 #N/A
|
||||
H14 LA07_N #N/A spi_mosi LVCMOS18 #N/A
|
||||
G12 LA08_P #N/A spi_miso LVCMOS18 #N/A
|
||||
|
|
@ -0,0 +1,55 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# daq2
|
||||
|
||||
B20 GBTCLK1_M2C_P ADC_CLK_FMC_P rx_ref_clk_p #N/A #N/A
|
||||
B21 GBTCLK1_M2C_N ADC_CLK_FMC_N rx_ref_clk_n #N/A #N/A
|
||||
D4 GBTCLK0_M2C_P DAC_CLK_FMC_P tx_ref_clk_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N DAC_CLK_FMC_N tx_ref_clk_n #N/A #N/A
|
||||
|
||||
D8 LA01_P_CC ADC_SYNC_P rx_sync_p LVDS #N/A
|
||||
D9 LA01_N_CC ADC_SYNC_N rx_sync_n LVDS #N/A
|
||||
G9 LA03_P CLKD_SYSREF_ADC_P rx_sysref_p LVDS DIFF_TERM TRUE
|
||||
G10 LA03_N CLKD_SYSREF_ADC_N rx_sysref_n LVDS DIFF_TERM TRUE
|
||||
H7 LA02_P DAC_SYNC_P tx_sync_p LVDS DIFF_TERM TRUE
|
||||
H8 LA02_N DAC_SYNC_N tx_sync_n LVDS DIFF_TERM TRUE
|
||||
H10 LA04_P CLKD_SYSREF_DAC_P tx_sysref_p LVDS DIFF_TERM TRUE
|
||||
H11 LA04_N CLKD_SYSREF_DAC_N tx_sysref_n LVDS DIFF_TERM TRUE
|
||||
|
||||
A10 DP3_M2C_P FMC_SERDOUT0_P rx_data_p[0] #N/A #N/A
|
||||
A11 DP3_M2C_N FMC_SERDOUT0_N rx_data_n[0] #N/A #N/A
|
||||
C6 DP0_M2C_P FMC_SERDOUT1_P rx_data_p[1] #N/A #N/A
|
||||
C7 DP0_M2C_N FMC_SERDOUT1_N rx_data_n[1] #N/A #N/A
|
||||
A6 DP2_M2C_P FMC_SERDOUT2_P rx_data_p[2] #N/A #N/A
|
||||
A7 DP2_M2C_N FMC_SERDOUT2_N rx_data_n[2] #N/A #N/A
|
||||
A2 DP1_M2C_P FMC_SERDOUT3_P rx_data_p[3] #N/A #N/A
|
||||
A3 DP1_M2C_N FMC_SERDOUT3_N rx_data_n[3] #N/A #N/A
|
||||
A30 DP3_C2M_P FMC_SERDIN0_P tx_data_p[0] #N/A #N/A
|
||||
A31 DP3_C2M_N FMC_SERDIN0_N tx_data_n[0] #N/A #N/A
|
||||
C2 DP0_C2M_P FMC_SERDIN3_P tx_data_p[1] #N/A #N/A
|
||||
C3 DP0_C2M_N FMC_SERDIN3_N tx_data_n[1] #N/A #N/A
|
||||
A26 DP2_C2M_P FMC_SERDIN1_P tx_data_p[2] #N/A #N/A
|
||||
A27 DP2_C2M_N FMC_SERDIN1_N tx_data_n[2] #N/A #N/A
|
||||
A22 DP1_C2M_P FMC_SERDIN2_P tx_data_p[3] #N/A #N/A
|
||||
A23 DP1_C2M_N FMC_SERDIN2_N tx_data_n[3] #N/A #N/A
|
||||
|
||||
G12 LA08_P FMC_CLKD_SYNC clkd_sync LVCMOS18 #N/A
|
||||
C15 LA10_N FMC_DAC_RESET dac_reset LVCMOS18 #N/A
|
||||
G16 LA12_N FMC_DAC_TXEN dac_txen LVCMOS18 #N/A
|
||||
C10 LA06_P FMC_ADC_PD adc_pd LVCMOS18 #N/A
|
||||
|
||||
D17 LA13_P FMC_CLKD_STATUS0 clkd_status[0] LVCMOS18 #N/A
|
||||
D18 LA13_N FMC_CLKD_STATUS1 clkd_status[1] LVCMOS18 #N/A
|
||||
G15 LA12_P FMC_DAC_IRQ dac_irq LVCMOS18 #N/A
|
||||
H16 LA11_P FMC_ADC_FDA adc_fda LVCMOS18 #N/A
|
||||
H17 LA11_N FMC_ADC_FDB adc_fdb LVCMOS18 #N/A
|
||||
|
||||
H13 LA07_P EXT_TRIG_P trig_p LVDS DIFF_TERM TRUE
|
||||
H14 LA07_N EXT_TRIG_N trig_n LVDS DIFF_TERM TRUE
|
||||
|
||||
D11 LA05_P FMC_CLKD_SPI_CSB spi_csn_clk LVCMOS18 #N/A
|
||||
C14 LA10_P FMC_DAC_SPI_CSB spi_csn_dac LVCMOS18 #N/A
|
||||
D15 LA09_N FMC_ADC_SPI_CSB spi_csn_adc LVCMOS18 #N/A
|
||||
D12 LA05_N FMC_SPI_SCLK spi_clk LVCMOS18 #N/A
|
||||
D14 LA09_P FMC_SPI_SDIO spi_sdio LVCMOS18 #N/A
|
||||
G13 LA08_N FMC_SPI_SDIO_CTRL spi_dir LVCMOS18 #N/A
|
||||
|
|
@ -0,0 +1,55 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# daq3
|
||||
|
||||
B20 GBTCLK1_M2C_P ADC_CLK_FMC_P rx_ref_clk_p #N/A #N/A
|
||||
B21 GBTCLK1_M2C_N ADC_CLK_FMC_N rx_ref_clk_n #N/A #N/A
|
||||
D4 GBTCLK0_M2C_P DAC_CLK_FMC_P tx_ref_clk_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N DAC_CLK_FMC_N tx_ref_clk_n #N/A #N/A
|
||||
|
||||
D8 LA01_P_CC ADC_SYNC_P rx_sync_p LVDS #N/A
|
||||
D9 LA01_N_CC ADC_SYNC_N rx_sync_n LVDS #N/A
|
||||
G9 LA03_P CLKD_SYSREF_ADC_P rx_sysref_p LVDS DIFF_TERM TRUE
|
||||
G10 LA03_N CLKD_SYSREF_ADC_N rx_sysref_n LVDS DIFF_TERM TRUE
|
||||
H7 LA02_P DAC_SYNC_P tx_sync_p LVDS DIFF_TERM TRUE
|
||||
H8 LA02_N DAC_SYNC_N tx_sync_n LVDS DIFF_TERM TRUE
|
||||
H10 LA04_P CLKD_SYSREF_DAC_P tx_sysref_p LVDS DIFF_TERM TRUE
|
||||
H11 LA04_N CLKD_SYSREF_DAC_N tx_sysref_n LVDS DIFF_TERM TRUE
|
||||
|
||||
A10 DP3_M2C_P FMC_SERDOUT0_P rx_data_p[0] #N/A #N/A
|
||||
A11 DP3_M2C_N FMC_SERDOUT0_N rx_data_n[0] #N/A #N/A
|
||||
C6 DP0_M2C_P FMC_SERDOUT1_P rx_data_p[1] #N/A #N/A
|
||||
C7 DP0_M2C_N FMC_SERDOUT1_N rx_data_n[1] #N/A #N/A
|
||||
A6 DP2_M2C_P FMC_SERDOUT2_P rx_data_p[2] #N/A #N/A
|
||||
A7 DP2_M2C_N FMC_SERDOUT2_N rx_data_n[2] #N/A #N/A
|
||||
A2 DP1_M2C_P FMC_SERDOUT3_P rx_data_p[3] #N/A #N/A
|
||||
A3 DP1_M2C_N FMC_SERDOUT3_N rx_data_n[3] #N/A #N/A
|
||||
A30 DP3_C2M_P FMC_SERDIN0_P tx_data_p[0] #N/A #N/A
|
||||
A31 DP3_C2M_N FMC_SERDIN0_N tx_data_n[0] #N/A #N/A
|
||||
C2 DP0_C2M_P FMC_SERDIN3_P tx_data_p[1] #N/A #N/A
|
||||
C3 DP0_C2M_N FMC_SERDIN3_N tx_data_n[1] #N/A #N/A
|
||||
A26 DP2_C2M_P FMC_SERDIN1_P tx_data_p[2] #N/A #N/A
|
||||
A27 DP2_C2M_N FMC_SERDIN1_N tx_data_n[2] #N/A #N/A
|
||||
A22 DP1_C2M_P FMC_SERDIN2_P tx_data_p[3] #N/A #N/A
|
||||
A23 DP1_C2M_N FMC_SERDIN2_N tx_data_n[3] #N/A #N/A
|
||||
|
||||
D17 LA13_P FMC_SYSREF_P sysref_p LVDS #N/A
|
||||
D18 LA13_N FMC_SYSREF_N sysref_n LVDS #N/A
|
||||
G16 LA12_N FMC_DAC_TXEN dac_txen LVCMOS18 #N/A
|
||||
C10 LA06_P FMC_ADC_PD adc_pd LVCMOS18 #N/A
|
||||
|
||||
G12 LA08_P FMC_CLKD_STATUS0 clkd_status[0] LVCMOS18 #N/A
|
||||
G13 LA08_N FMC_CLKD_STATUS1 clkd_status[1] LVCMOS18 #N/A
|
||||
G15 LA12_P FMC_DAC_IRQ dac_irq LVCMOS18 #N/A
|
||||
H16 LA11_P FMC_ADC_FDA adc_fda LVCMOS18 #N/A
|
||||
H17 LA11_N FMC_ADC_FDB adc_fdb LVCMOS18 #N/A
|
||||
|
||||
H13 LA07_P EXT_TRIG_P trig_p LVDS DIFF_TERM TRUE
|
||||
H14 LA07_N EXT_TRIG_N trig_n LVDS DIFF_TERM TRUE
|
||||
|
||||
D11 LA05_P FMC_CLKD_SPI_CSB spi_csn_clk LVCMOS18 #N/A
|
||||
D12 LA05_N FMC_SPI_SCLK spi_clk LVCMOS18 #N/A
|
||||
C14 LA10_P FMC_DAC_SPI_CSB spi_csn_dac LVCMOS18 #N/A
|
||||
D15 LA09_N FMC_ADC_SPI_CSB spi_csn_adc LVCMOS18 #N/A
|
||||
D14 LA09_P FMC_SPI_SDIO spi_sdio LVCMOS18 #N/A
|
||||
C11 LA06_N FMC_SPI_SDIO_CTRL spi_dir LVCMOS18 #N/A
|
||||
|
|
@ -0,0 +1,39 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# ad9625
|
||||
|
||||
D4 GBTCLK0_M2C_P DIVCLK+ rx_ref_clk_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N DIVCLK- rx_ref_clk_n #N/A #N/A
|
||||
|
||||
H10 LA04_P DSYNC+ rx_sync_p LVDS #N/A
|
||||
H11 LA04_N DSYNC- rx_sync_n LVDS #N/A
|
||||
D11 LA05_P DSYSREF+ rx_sysref_p LVDS DIFF_TERM TRUE
|
||||
D12 LA05_N DSYSREF- rx_sysref_n LVDS DIFF_TERM TRUE
|
||||
|
||||
C6 DP0_M2C_P DOUTA+ rx_data_p[0] #N/A #N/A
|
||||
C7 DP0_M2C_N DOUTA- rx_data_n[0] #N/A #N/A
|
||||
A2 DP1_M2C_P DOUTB+ rx_data_p[1] #N/A #N/A
|
||||
A3 DP1_M2C_N DOUTB- rx_data_n[1] #N/A #N/A
|
||||
A6 DP2_M2C_P DOUTC+ rx_data_p[2] #N/A #N/A
|
||||
A7 DP2_M2C_N DOUTC- rx_data_n[2] #N/A #N/A
|
||||
A10 DP3_M2C_P DOUTD+ rx_data_p[3] #N/A #N/A
|
||||
A11 DP3_M2C_N DOUTD- rx_data_n[3] #N/A #N/A
|
||||
B12 DP7_M2C_P DOUTE+ rx_data_p[4] #N/A #N/A
|
||||
B13 DP7_M2C_N DOUTE- rx_data_n[4] #N/A #N/A
|
||||
A14 DP4_M2C_P DOUTF+ rx_data_p[5] #N/A #N/A
|
||||
A15 DP4_M2C_N DOUTF- rx_data_n[5] #N/A #N/A
|
||||
B16 DP6_M2C_P DOUTG+ rx_data_p[6] #N/A #N/A
|
||||
B17 DP6_M2C_N DOUTG- rx_data_n[6] #N/A #N/A
|
||||
A18 DP5_M2C_P DOUTH+ rx_data_p[7] #N/A #N/A
|
||||
A19 DP5_M2C_N DOUTH- rx_data_n[7] #N/A #N/A
|
||||
|
||||
G9 LA03_P IRQ adc_irq LVCMOS18 #N/A
|
||||
G10 LA03_N FD adc_fd LVCMOS18 #N/A
|
||||
|
||||
H8 LA02_N CSB spi_adc_csn LVCMOS18 #N/A
|
||||
D8 LA01_CC_P SCLK spi_adc_clk LVCMOS18 #N/A
|
||||
D9 LA01_CC_N SDIO spi_adc_sdio LVCMOS18 #N/A
|
||||
H7 LA02_P CS_CLOCK spi_adf4355_data_or_csn_0 LVCMOS18 #N/A
|
||||
C10 LA06_P SPARE_CLOCK spi_adf4355_clk_or_csn_1 LVCMOS18 #N/A
|
||||
G6 LA00_CC_P SCLK_CLOCK spi_adf4355_le_or_clk LVCMOS18 #N/A
|
||||
G7 LA00_CC_N SDIO_CLOCK spi_adf4355_ce_or_sdio LVCMOS18 #N/A
|
||||
|
|
@ -0,0 +1,65 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# ad9625
|
||||
|
||||
# FMC1
|
||||
|
||||
D4 GBTCLK0_M2C_P #N/A rx_ref_clk_0_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N #N/A rx_ref_clk_0_n #N/A #N/A
|
||||
|
||||
G6 LA00_CC_P #N/A rx_sysref_p LVDS #N/A
|
||||
G7 LA00_CC_N #N/A rx_sysref_n LVDS #N/A
|
||||
D8 LA01_CC_P #N/A rx_sync_0_p LVDS #N/A
|
||||
D9 LA01_CC_N #N/A rx_sync_0_n LVDS #N/A
|
||||
H7 LA02_P #N/A rx_sync_1_p LVDS #N/A
|
||||
H8 LA02_N #N/A rx_sync_1_n LVDS #N/A
|
||||
|
||||
A18 DP5_M2C_P #N/A rx_data_0_p[0] #N/A #N/A
|
||||
A19 DP5_M2C_N #N/A rx_data_0_n[0] #N/A #N/A
|
||||
B16 DP6_M2C_P #N/A rx_data_0_p[1] #N/A #N/A
|
||||
B17 DP6_M2C_N #N/A rx_data_0_n[1] #N/A #N/A
|
||||
A14 DP4_M2C_P #N/A rx_data_0_p[2] #N/A #N/A
|
||||
A15 DP4_M2C_N #N/A rx_data_0_n[2] #N/A #N/A
|
||||
B12 DP7_M2C_P #N/A rx_data_0_p[3] #N/A #N/A
|
||||
B13 DP7_M2C_N #N/A rx_data_0_n[3] #N/A #N/A
|
||||
A10 DP3_M2C_P #N/A rx_data_0_p[4] #N/A #N/A
|
||||
A11 DP3_M2C_N #N/A rx_data_0_n[4] #N/A #N/A
|
||||
A6 DP2_M2C_P #N/A rx_data_0_p[5] #N/A #N/A
|
||||
A7 DP2_M2C_N #N/A rx_data_0_n[5] #N/A #N/A
|
||||
C6 DP0_M2C_P #N/A rx_data_0_p[6] #N/A #N/A
|
||||
C7 DP0_M2C_N #N/A rx_data_0_n[6] #N/A #N/A
|
||||
A2 DP1_M2C_P #N/A rx_data_0_p[7] #N/A #N/A
|
||||
A3 DP1_M2C_N #N/A rx_data_0_n[7] #N/A #N/A
|
||||
|
||||
H13 LA07_P #N/A pwdn_0 LVCMOS18 #N/A
|
||||
C10 LA06_P #N/A rst_0 LVCMOS18 #N/A
|
||||
G12 LA08_P #N/A drst_0 LVCMOS18 #N/A
|
||||
D14 LA09_P #N/A arst_0 LVCMOS18 #N/A
|
||||
H10 LA04_P #N/A fd_0 LVCMOS18 #N/A
|
||||
G9 LA03_P #N/A irq_0 LVCMOS18 #N/A
|
||||
H14 LA07_N #N/A pwdn_1 LVCMOS18 #N/A
|
||||
C11 LA06_N #N/A rst_1 LVCMOS18 #N/A
|
||||
G13 LA08_N #N/A drst_1 LVCMOS18 #N/A
|
||||
D15 LA09_N #N/A arst_1 LVCMOS18 #N/A
|
||||
H11 LA04_N #N/A fd_1 LVCMOS18 #N/A
|
||||
G10 LA03_N #N/A irq_1 LVCMOS18 #N/A
|
||||
|
||||
H20 LA15_N #N/A pwr_good LVCMOS18 #N/A
|
||||
H16 LA11_P #N/A trig_p LVDS DIFF_TERM TRUE
|
||||
H17 LA11_N #N/A trig_n LVDS DIFF_TERM TRUE
|
||||
G18 LA16_P #N/A vdither_p LVDS #N/A
|
||||
G19 LA16_N #N/A vdither_n LVDS #N/A
|
||||
|
||||
D17 LA13_P #N/A dac_clk LVCMOS18 #N/A
|
||||
D18 LA13_N #N/A dac_data LVCMOS18 #N/A
|
||||
C18 LA14_P #N/A dac_sync_0 LVCMOS18 #N/A
|
||||
C19 LA14_N #N/A dac_sync_1 LVCMOS18 #N/A
|
||||
|
||||
G15 LA12_P #N/A psync_0 LVCMOS18 #N/A
|
||||
G16 LA12_N #N/A psync_1 LVCMOS18 #N/A
|
||||
|
||||
D11 LA05_P #N/A spi_csn_0 LVCMOS18 #N/A
|
||||
D12 LA05_N #N/A spi_csn_1 LVCMOS18 #N/A
|
||||
C14 LA10_P #N/A spi_clk LVCMOS18 #N/A
|
||||
C15 LA10_N #N/A spi_sdio LVCMOS18 #N/A
|
||||
H19 LA15_P #N/A spi_dirn LVCMOS18 #N/A
|
||||
|
|
@ -0,0 +1,23 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# FMC2
|
||||
|
||||
D4 GBTCLK0_M2C_P #N/A rx_ref_clk_1_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N #N/A rx_ref_clk_1_n #N/A #N/A
|
||||
|
||||
A18 DP5_M2C_P #N/A rx_data_1_p[0] #N/A #N/A
|
||||
A19 DP5_M2C_N #N/A rx_data_1_n[0] #N/A #N/A
|
||||
B16 DP6_M2C_P #N/A rx_data_1_p[1] #N/A #N/A
|
||||
B17 DP6_M2C_N #N/A rx_data_1_n[1] #N/A #N/A
|
||||
A14 DP4_M2C_P #N/A rx_data_1_p[2] #N/A #N/A
|
||||
A15 DP4_M2C_N #N/A rx_data_1_n[2] #N/A #N/A
|
||||
B12 DP7_M2C_P #N/A rx_data_1_p[3] #N/A #N/A
|
||||
B13 DP7_M2C_N #N/A rx_data_1_n[3] #N/A #N/A
|
||||
A10 DP3_M2C_P #N/A rx_data_1_p[4] #N/A #N/A
|
||||
A11 DP3_M2C_N #N/A rx_data_1_n[4] #N/A #N/A
|
||||
A6 DP2_M2C_P #N/A rx_data_1_p[5] #N/A #N/A
|
||||
A7 DP2_M2C_N #N/A rx_data_1_n[5] #N/A #N/A
|
||||
C6 DP0_M2C_P #N/A rx_data_1_p[6] #N/A #N/A
|
||||
C7 DP0_M2C_N #N/A rx_data_1_n[6] #N/A #N/A
|
||||
A2 DP1_M2C_P #N/A rx_data_1_p[7] #N/A #N/A
|
||||
A3 DP1_M2C_N #N/A rx_data_1_n[7] #N/A #N/A
|
||||
|
|
@ -0,0 +1,22 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# ad9250
|
||||
|
||||
D4 GBTCLK0_M2C_P GBTCLK0_M2C_P rx_ref_clk_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N GBTCLK0_M2C_N rx_ref_clk_n #N/A #N/A
|
||||
|
||||
C6 DP0_M2C_P SERDOUTA_P rx_data_p[0] #N/A #N/A
|
||||
C7 DP0_M2C_N SERDOUTA_N rx_data_n[0] #N/A #N/A
|
||||
A2 DP1_M2C_P SERDOUTB_P rx_data_p[1] #N/A #N/A
|
||||
A3 DP1_M2C_N SERDOUTB_N rx_data_n[1] #N/A #N/A
|
||||
A6 DP2_M2C_P SERDOUTC_P rx_data_p[2] #N/A #N/A
|
||||
A7 DP2_M2C_N SERDOUTC_N rx_data_n[2] #N/A #N/A
|
||||
A10 DP3_M2C_P SERDOUTD_P rx_data_p[3] #N/A #N/A
|
||||
A11 DP3_M2C_N SERDOUTD_N rx_data_n[3] #N/A #N/A
|
||||
|
||||
G36 LA33_P SYNCIN_L rx_sync LVCMOS25 #N/A
|
||||
G37 LA33_N SYSREF rx_sysref LVCMOS25 #N/A
|
||||
|
||||
G33 LA31_P FMC_TO_CPLD0_VADJ spi_clk LVCMOS25 #N/A
|
||||
G34 LA31_N FMC_TO_CPLD1_VADJ spi_csn LVCMOS25 #N/A
|
||||
H37 LA32_P FMC_TO_CPLD2_VADJ spi_sdio LVCMOS25 #N/A
|
||||
|
|
@ -0,0 +1,61 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# fmcomms11
|
||||
|
||||
B20 GBTCLK1_M2C_P FPGA_CLK_P usr_clk_p LVDS_25 DIFF_TERM TRUE
|
||||
B21 GBTCLK1_M2C_N FPGA_CLK_N usr_clk_n LVDS_25 DIFF_TERM TRUE
|
||||
D4 GBTCLK0_M2C_P DIVCLK_P trx_ref_clk_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N DIVCLK_N trx_ref_clk_n #N/A #N/A
|
||||
|
||||
H7 LA02_P DSYNC_P1_P rx_sync_p LVDS_25 #N/A
|
||||
H8 LA02_N DSYNC_P1_N rx_sync_n LVDS_25 #N/A
|
||||
G9 LA03_P SYNC_DAC_P tx_sync_p LVDS_25 DIFF_TERM TRUE
|
||||
G10 LA03_N SYNC_DAC_N tx_sync_n LVDS_25 DIFF_TERM TRUE
|
||||
|
||||
C6 DP0_M2C_P DOUTA_P rx_data_p[0] #N/A #N/A
|
||||
C7 DP0_M2C_N DOUTA_N rx_data_n[0] #N/A #N/A
|
||||
A2 DP1_M2C_P DOUTB_P rx_data_p[1] #N/A #N/A
|
||||
A3 DP1_M2C_N DOUTB_N rx_data_n[1] #N/A #N/A
|
||||
A6 DP2_M2C_P DOUTC_P rx_data_p[2] #N/A #N/A
|
||||
A7 DP2_M2C_N DOUTC_N rx_data_n[2] #N/A #N/A
|
||||
A10 DP3_M2C_P DOUTD_P rx_data_p[3] #N/A #N/A
|
||||
A11 DP3_M2C_N DOUTD_N rx_data_n[3] #N/A #N/A
|
||||
A14 DP4_M2C_P DOUTF_P rx_data_p[4] #N/A #N/A
|
||||
A15 DP4_M2C_N DOUTF_N rx_data_n[4] #N/A #N/A
|
||||
A18 DP5_M2C_P DOUTH_P rx_data_p[5] #N/A #N/A
|
||||
A19 DP5_M2C_N DOUTH_N rx_data_n[5] #N/A #N/A
|
||||
B16 DP6_M2C_P DOUTG_P rx_data_p[6] #N/A #N/A
|
||||
B17 DP6_M2C_N DOUTG_N rx_data_n[6] #N/A #N/A
|
||||
B12 DP7_M2C_P DOUTE_P rx_data_p[7] #N/A #N/A
|
||||
B13 DP7_M2C_N DOUTE_N rx_data_n[7] #N/A #N/A
|
||||
C2 DP0_C2M_P SERDIN0_P tx_data_p[0] #N/A #N/A
|
||||
C3 DP0_C2M_N SERDIN0_N tx_data_n[0] #N/A #N/A
|
||||
A22 DP1_C2M_P SERDIN1_P tx_data_p[1] #N/A #N/A
|
||||
A23 DP1_C2M_N SERDIN1_N tx_data_n[1] #N/A #N/A
|
||||
A26 DP2_C2M_P SERDIN2_P tx_data_p[2] #N/A #N/A
|
||||
A27 DP2_C2M_N SERDIN2_N tx_data_n[2] #N/A #N/A
|
||||
A30 DP3_C2M_P SERDIN3_P tx_data_p[3] #N/A #N/A
|
||||
A31 DP3_C2M_N SERDIN3_N tx_data_n[3] #N/A #N/A
|
||||
A34 DP4_C2M_P SERDIN5_P tx_data_p[4] #N/A #N/A
|
||||
A35 DP4_C2M_N SERDIN5_N tx_data_n[4] #N/A #N/A
|
||||
A38 DP5_C2M_P SERDIN7_P tx_data_p[5] #N/A #N/A
|
||||
A39 DP5_C2M_N SERDIN7_N tx_data_n[5] #N/A #N/A
|
||||
B36 DP6_C2M_P SERDIN6_P tx_data_p[6] #N/A #N/A
|
||||
B37 DP6_C2M_N SERDIN6_N tx_data_n[6] #N/A #N/A
|
||||
B32 DP7_C2M_P SERDIN4_P tx_data_p[7] #N/A #N/A
|
||||
B33 DP7_C2M_N SERDIN4_N tx_data_n[7] #N/A #N/A
|
||||
|
||||
D14 LA09_P MUXOUT_FMC adf4355_muxout LVCMOS25 #N/A
|
||||
D15 LA09_N IRQ9625_FMC ad9625_irq LVCMOS25 #N/A
|
||||
G13 LA08_N TXEN_FMC ad9162_txen LVCMOS25 #N/A
|
||||
H16 LA11_P IRQ9162_FMC ad9162_irq LVCMOS25 #N/A
|
||||
|
||||
G12 LA08_P CSB9162_FMC spi_csn_ad9162 LVCMOS25 #N/A
|
||||
G15 LA12_P CSB1119_FMC spi_csn_hmc1119 LVCMOS25 #N/A
|
||||
G16 LA12_N CSB4355_FMC spi_csn_adf4355 LVCMOS25 #N/A
|
||||
C10 LA06_P CSB5240_FMC spi_csn_adl5240 LVCMOS25 #N/A
|
||||
C11 LA06_N CSB9625_FMC spi_csn_ad9625 LVCMOS25 #N/A
|
||||
H14 LA07_N CSB9508_FMC spi_csn_ad9508 LVCMOS25 #N/A
|
||||
H13 LA07_P SDIO_CTRL_FMC spi_dir LVCMOS25 #N/A
|
||||
C14 LA10_P SCLK_FMC spi_clk LVCMOS25 #N/A
|
||||
C15 LA10_N SDIO_FMC spi_sdio LVCMOS25 #N/A
|
||||
|
|
@ -0,0 +1,61 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# ad9361
|
||||
|
||||
G6 LA00_CC_P DATA_CLK_P rx_clk_in_p LVDS DIFF_TERM TRUE
|
||||
G7 LA00_CC_N DATA_CLK_N rx_clk_in_n LVDS DIFF_TERM TRUE
|
||||
D8 LA01_CC_P RX_FRAME_P rx_frame_in_p LVDS DIFF_TERM TRUE
|
||||
D9 LA01_CC_N RX_FRAME_N rx_frame_in_n LVDS DIFF_TERM TRUE
|
||||
G12 LA08_P FB_CLK_P tx_clk_out_p LVDS #N/A
|
||||
G13 LA08_N FB_CLK_N tx_clk_out_n LVDS #N/A
|
||||
D14 LA09_P TX_FRAME_P tx_frame_out_p LVDS #N/A
|
||||
D15 LA09_N TX_FRAME_N tx_frame_out_n LVDS #N/A
|
||||
|
||||
H7 LA02_P RX_D0_P rx_data_in_p[0] LVDS DIFF_TERM TRUE
|
||||
H8 LA02_N RX_D0_N rx_data_in_n[0] LVDS DIFF_TERM TRUE
|
||||
G9 LA03_P RX_D1_P rx_data_in_p[1] LVDS DIFF_TERM TRUE
|
||||
G10 LA03_N RX_D1_N rx_data_in_n[1] LVDS DIFF_TERM TRUE
|
||||
H10 LA04_P RX_D2_P rx_data_in_p[2] LVDS DIFF_TERM TRUE
|
||||
H11 LA04_N RX_D2_N rx_data_in_n[2] LVDS DIFF_TERM TRUE
|
||||
D11 LA05_P RX_D3_P rx_data_in_p[3] LVDS DIFF_TERM TRUE
|
||||
D12 LA05_N RX_D3_N rx_data_in_n[3] LVDS DIFF_TERM TRUE
|
||||
C10 LA06_P RX_D4_P rx_data_in_p[4] LVDS DIFF_TERM TRUE
|
||||
C11 LA06_N RX_D4_N rx_data_in_n[4] LVDS DIFF_TERM TRUE
|
||||
H13 LA07_P RX_D5_P rx_data_in_p[5] LVDS DIFF_TERM TRUE
|
||||
H14 LA07_N RX_D5_N rx_data_in_n[5] LVDS DIFF_TERM TRUE
|
||||
H16 LA11_P TX_D0_P tx_data_out_p[0] LVDS #N/A
|
||||
H17 LA11_N TX_D0_N tx_data_out_n[0] LVDS #N/A
|
||||
G15 LA12_P TX_D1_P tx_data_out_p[1] LVDS #N/A
|
||||
G16 LA12_N TX_D1_N tx_data_out_n[1] LVDS #N/A
|
||||
D17 LA13_P TX_D2_P tx_data_out_p[2] LVDS #N/A
|
||||
D18 LA13_N TX_D2_N tx_data_out_n[2] LVDS #N/A
|
||||
C14 LA10_P TX_D3_P tx_data_out_p[3] LVDS #N/A
|
||||
C15 LA10_N TX_D3_N tx_data_out_n[3] LVDS #N/A
|
||||
C18 LA14_P TX_D4_P tx_data_out_p[4] LVDS #N/A
|
||||
C19 LA14_N TX_D4_N tx_data_out_n[4] LVDS #N/A
|
||||
H19 LA15_P TX_D5_P tx_data_out_p[5] LVDS #N/A
|
||||
H20 LA15_N TX_D5_N tx_data_out_n[5] LVDS #N/A
|
||||
|
||||
G18 LA16_P ENABLE enable LVCMOS18 #N/A
|
||||
G19 LA16_N TXNRX txnrx LVCMOS18 #N/A
|
||||
|
||||
G21 LA20_P CTRL_OUT0 gpio_status[0] LVCMOS18 #N/A
|
||||
G22 LA20_N CTRL_OUT1 gpio_status[1] LVCMOS18 #N/A
|
||||
H25 LA21_P CTRL_OUT2 gpio_status[2] LVCMOS18 #N/A
|
||||
H26 LA21_N CTRL_OUT3 gpio_status[3] LVCMOS18 #N/A
|
||||
G24 LA22_P CTRL_OUT4 gpio_status[4] LVCMOS18 #N/A
|
||||
G25 LA22_N CTRL_OUT5 gpio_status[5] LVCMOS18 #N/A
|
||||
D23 LA23_P CTRL_OUT6 gpio_status[6] LVCMOS18 #N/A
|
||||
D24 LA23_N CTRL_OUT7 gpio_status[7] LVCMOS18 #N/A
|
||||
H28 LA24_P CTRL_IN0 gpio_ctl[0] LVCMOS18 #N/A
|
||||
H29 LA24_N CTRL_IN1 gpio_ctl[1] LVCMOS18 #N/A
|
||||
G27 LA25_P CTRL_IN2 gpio_ctl[2] LVCMOS18 #N/A
|
||||
G28 LA25_N CTRL_IN3 gpio_ctl[3] LVCMOS18 #N/A
|
||||
H22 LA19_P EN_AGC gpio_en_agc LVCMOS18 #N/A
|
||||
H23 LA19_N SYNC_IN gpio_sync LVCMOS18 #N/A
|
||||
H31 LA28_P RESETB gpio_resetb LVCMOS18 #N/A
|
||||
|
||||
D26 LA26_P SPI_ENB spi_csn LVCMOS18 PULLTYPE PULLUP
|
||||
D27 LA26_N SPI_CLK spi_clk LVCMOS18 #N/A
|
||||
C26 LA27_P SPI_DI spi_mosi LVCMOS18 #N/A
|
||||
C27 LA27_N SPI_DO spi_miso LVCMOS18 #N/A
|
||||
|
|
@ -0,0 +1,73 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# ad9361 master
|
||||
|
||||
D20 LA17_CC_P REF_CLK_FMC_P ref_clk_p LVDS DIFF_TERM TRUE
|
||||
D21 LA17_CC_N REF_CLK_FMC_N ref_clk_n LVDS DIFF_TERM TRUE
|
||||
G6 LA00_CC_P DATA_CLK_P_A rx_clk_in_0_p LVDS DIFF_TERM TRUE
|
||||
G7 LA00_CC_N DATA_CLK_N_A rx_clk_in_0_n LVDS DIFF_TERM TRUE
|
||||
D8 LA01_CC_P RX_FRAME_P_A rx_frame_in_0_p LVDS DIFF_TERM TRUE
|
||||
D9 LA01_CC_N RX_FRAME_N_A rx_frame_in_0_n LVDS DIFF_TERM TRUE
|
||||
G12 LA08_P FB_CLK_P_A tx_clk_out_0_p LVDS #N/A
|
||||
G13 LA08_N FB_CLK_N_A tx_clk_out_0_n LVDS #N/A
|
||||
D14 LA09_P TX_FRAME_P_A tx_frame_out_0_p LVDS #N/A
|
||||
D15 LA09_N TX_FRAME_N_A tx_frame_out_0_n LVDS #N/A
|
||||
|
||||
H7 LA02_P RX_D0_P_A rx_data_in_0_p[0] LVDS DIFF_TERM TRUE
|
||||
H8 LA02_N RX_D0_N_A rx_data_in_0_n[0] LVDS DIFF_TERM TRUE
|
||||
G9 LA03_P RX_D1_P_A rx_data_in_0_p[1] LVDS DIFF_TERM TRUE
|
||||
G10 LA03_N RX_D1_N_A rx_data_in_0_n[1] LVDS DIFF_TERM TRUE
|
||||
H10 LA04_P RX_D2_P_A rx_data_in_0_p[2] LVDS DIFF_TERM TRUE
|
||||
H11 LA04_N RX_D2_N_A rx_data_in_0_n[2] LVDS DIFF_TERM TRUE
|
||||
D11 LA05_P RX_D3_P_A rx_data_in_0_p[3] LVDS DIFF_TERM TRUE
|
||||
D12 LA05_N RX_D3_N_A rx_data_in_0_n[3] LVDS DIFF_TERM TRUE
|
||||
C10 LA06_P RX_D4_P_A rx_data_in_0_p[4] LVDS DIFF_TERM TRUE
|
||||
C11 LA06_N RX_D4_N_A rx_data_in_0_n[4] LVDS DIFF_TERM TRUE
|
||||
H13 LA07_P RX_D5_P_A rx_data_in_0_p[5] LVDS DIFF_TERM TRUE
|
||||
H14 LA07_N RX_D5_N_A rx_data_in_0_n[5] LVDS DIFF_TERM TRUE
|
||||
C14 LA10_P TX_D0_P_A tx_data_out_0_p[0] LVDS #N/A
|
||||
C15 LA10_N TX_D0_N_A tx_data_out_0_n[0] LVDS #N/A
|
||||
H16 LA11_P TX_D1_P_A tx_data_out_0_p[1] LVDS #N/A
|
||||
H17 LA11_N TX_D1_N_A tx_data_out_0_n[1] LVDS #N/A
|
||||
G15 LA12_P TX_D2_P_A tx_data_out_0_p[2] LVDS #N/A
|
||||
G16 LA12_N TX_D2_N_A tx_data_out_0_n[2] LVDS #N/A
|
||||
D17 LA13_P TX_D3_P_A tx_data_out_0_p[3] LVDS #N/A
|
||||
D18 LA13_N TX_D3_N_A tx_data_out_0_n[3] LVDS #N/A
|
||||
C18 LA14_P TX_D4_P_A tx_data_out_0_p[4] LVDS #N/A
|
||||
C19 LA14_N TX_D4_N_A tx_data_out_0_n[4] LVDS #N/A
|
||||
H19 LA15_P TX_D5_P_A tx_data_out_0_p[5] LVDS #N/A
|
||||
H20 LA15_N TX_D5_N_A tx_data_out_0_n[5] LVDS #N/A
|
||||
|
||||
C22 LA18_CC_P SYNC_IN mcs_sync LVCMOS18 #N/A
|
||||
G18 LA16_P ENABLE_A enable_0 LVCMOS18 #N/A
|
||||
G19 LA16_N TXNRX_A txnrx_0 LVCMOS18 #N/A
|
||||
|
||||
H22 LA19_P CTRL_OUT0_A gpio_status_0[0] LVCMOS18 #N/A
|
||||
H23 LA19_N CTRL_OUT1_A gpio_status_0[1] LVCMOS18 #N/A
|
||||
G21 LA20_P CTRL_OUT2_A gpio_status_0[2] LVCMOS18 #N/A
|
||||
G22 LA20_N CTRL_OUT3_A gpio_status_0[3] LVCMOS18 #N/A
|
||||
H25 LA21_P CTRL_OUT4_A gpio_status_0[4] LVCMOS18 #N/A
|
||||
H26 LA21_N CTRL_OUT5_A gpio_status_0[5] LVCMOS18 #N/A
|
||||
G24 LA22_P CTRL_OUT6_A gpio_status_0[6] LVCMOS18 #N/A
|
||||
G25 LA22_N CTRL_OUT7_A gpio_status_0[7] LVCMOS18 #N/A
|
||||
D23 LA23_P CTRL_IN0_A gpio_ctl_0[0] LVCMOS18 #N/A
|
||||
D24 LA23_N CTRL_IN1_A gpio_ctl_0[1] LVCMOS18 #N/A
|
||||
H28 LA24_P CTRL_IN2_A gpio_ctl_0[2] LVCMOS18 #N/A
|
||||
H29 LA24_N CTRL_IN3_A gpio_ctl_0[3] LVCMOS18 #N/A
|
||||
G27 LA25_P EN_AGC_A gpio_en_agc_0 LVCMOS18 #N/A
|
||||
C23 LA18_CC_N RESET_A gpio_resetb_0 LVCMOS18 #N/A
|
||||
C26 LA27_P DEBUG_1 gpio_debug_1_0 LVCMOS18 #N/A
|
||||
C27 LA27_N DEBUG_2 gpio_debug_2_0 LVCMOS18 #N/A
|
||||
D26 LA26_P CAL_SW_1 gpio_calsw_1_0 LVCMOS18 #N/A
|
||||
D27 LA26_N CAL_SW_2 gpio_calsw_2_0 LVCMOS18 #N/A
|
||||
H31 LA28_P 5355_RF_EN gpio_ad5355_rfen LVCMOS18 #N/A
|
||||
H37 LA32_P 5355_LOCK gpio_ad5355_lock LVCMOS18 #N/A
|
||||
|
||||
# spi
|
||||
|
||||
G30 LA29_P SPI_ENB_A spi_ad9361_0 LVCMOS18 PULLTYPE PULLUP
|
||||
G31 LA29_N SPI_ENB_B spi_ad9361_1 LVCMOS18 PULLTYPE PULLUP
|
||||
H34 LA30_P 5355_LE spi_ad5355 LVCMOS18 PULLTYPE PULLUP
|
||||
H35 LA30_N SPI_CLK spi_clk LVCMOS18 #N/A
|
||||
G33 LA31_P SPI_DI spi_mosi LVCMOS18 #N/A
|
||||
G34 LA31_N SPI_DO spi_miso LVCMOS18 #N/A
|
||||
|
|
@ -0,0 +1,59 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# ad9361 slave
|
||||
|
||||
G6 LA00_CC_P DATA_CLK_P_B rx_clk_in_1_p LVDS DIFF_TERM TRUE
|
||||
G7 LA00_CC_N DATA_CLK_N_B rx_clk_in_1_n LVDS DIFF_TERM TRUE
|
||||
D8 LA01_CC_P RX_FRAME_P_B rx_frame_in_1_p LVDS DIFF_TERM TRUE
|
||||
D9 LA01_CC_N RX_FRAME_N_B rx_frame_in_1_n LVDS DIFF_TERM TRUE
|
||||
G12 LA08_P FB_CLK_P_B tx_clk_out_1_p LVDS #N/A
|
||||
G13 LA08_N FB_CLK_N_B tx_clk_out_1_n LVDS #N/A
|
||||
D14 LA09_P TX_FRAME_P_B tx_frame_out_1_p LVDS #N/A
|
||||
D15 LA09_N TX_FRAME_N_B tx_frame_out_1_n LVDS #N/A
|
||||
|
||||
H7 LA02_P RX_D0_P_B rx_data_in_1_p[0] LVDS DIFF_TERM TRUE
|
||||
H8 LA02_N RX_D0_N_B rx_data_in_1_n[0] LVDS DIFF_TERM TRUE
|
||||
G9 LA03_P RX_D1_P_B rx_data_in_1_p[1] LVDS DIFF_TERM TRUE
|
||||
G10 LA03_N RX_D1_N_B rx_data_in_1_n[1] LVDS DIFF_TERM TRUE
|
||||
H10 LA04_P RX_D2_P_B rx_data_in_1_p[2] LVDS DIFF_TERM TRUE
|
||||
H11 LA04_N RX_D2_N_B rx_data_in_1_n[2] LVDS DIFF_TERM TRUE
|
||||
D11 LA05_P RX_D3_P_B rx_data_in_1_p[3] LVDS DIFF_TERM TRUE
|
||||
D12 LA05_N RX_D3_N_B rx_data_in_1_n[3] LVDS DIFF_TERM TRUE
|
||||
C10 LA06_P RX_D4_P_B rx_data_in_1_p[4] LVDS DIFF_TERM TRUE
|
||||
C11 LA06_N RX_D4_N_B rx_data_in_1_n[4] LVDS DIFF_TERM TRUE
|
||||
H13 LA07_P RX_D5_P_B rx_data_in_1_p[5] LVDS DIFF_TERM TRUE
|
||||
H14 LA07_N RX_D5_N_B rx_data_in_1_n[5] LVDS DIFF_TERM TRUE
|
||||
C14 LA10_P TX_D0_P_B tx_data_out_1_p[0] LVDS #N/A
|
||||
C15 LA10_N TX_D0_N_B tx_data_out_1_n[0] LVDS #N/A
|
||||
H16 LA11_P TX_D1_P_B tx_data_out_1_p[1] LVDS #N/A
|
||||
H17 LA11_N TX_D1_N_B tx_data_out_1_n[1] LVDS #N/A
|
||||
G15 LA12_P TX_D2_P_B tx_data_out_1_p[2] LVDS #N/A
|
||||
G16 LA12_N TX_D2_N_B tx_data_out_1_n[2] LVDS #N/A
|
||||
D17 LA13_P TX_D3_P_B tx_data_out_1_p[3] LVDS #N/A
|
||||
D18 LA13_N TX_D3_N_B tx_data_out_1_n[3] LVDS #N/A
|
||||
C18 LA14_P TX_D4_P_B tx_data_out_1_p[4] LVDS #N/A
|
||||
C19 LA14_N TX_D4_N_B tx_data_out_1_n[4] LVDS #N/A
|
||||
H19 LA15_P TX_D5_P_B tx_data_out_1_p[5] LVDS #N/A
|
||||
H20 LA15_N TX_D5_N_B tx_data_out_1_n[5] LVDS #N/A
|
||||
|
||||
G18 LA16_P ENABLE_B enable_1 LVCMOS18 #N/A
|
||||
G19 LA16_N TXNRX_B txnrx_1 LVCMOS18 #N/A
|
||||
|
||||
H22 LA19_P CTRL_OUT0_B gpio_status_1[0] LVCMOS18 #N/A
|
||||
H23 LA19_N CTRL_OUT1_B gpio_status_1[1] LVCMOS18 #N/A
|
||||
G21 LA20_P CTRL_OUT2_B gpio_status_1[2] LVCMOS18 #N/A
|
||||
G22 LA20_N CTRL_OUT3_B gpio_status_1[3] LVCMOS18 #N/A
|
||||
H25 LA21_P CTRL_OUT4_B gpio_status_1[4] LVCMOS18 #N/A
|
||||
H26 LA21_N CTRL_OUT5_B gpio_status_1[5] LVCMOS18 #N/A
|
||||
G24 LA22_P CTRL_OUT6_B gpio_status_1[6] LVCMOS18 #N/A
|
||||
G25 LA22_N CTRL_OUT7_B gpio_status_1[7] LVCMOS18 #N/A
|
||||
D23 LA23_P CTRL_IN0_B gpio_ctl_1[0] LVCMOS18 #N/A
|
||||
D24 LA23_N CTRL_IN1_B gpio_ctl_1[1] LVCMOS18 #N/A
|
||||
H28 LA24_P CTRL_IN2_B gpio_ctl_1[2] LVCMOS18 #N/A
|
||||
H29 LA24_N CTRL_IN3_B gpio_ctl_1[3] LVCMOS18 #N/A
|
||||
G27 LA25_P EN_AGC_B gpio_en_agc_1 LVCMOS18 #N/A
|
||||
G30 LA29_P RESET_B gpio_resetb_1 LVCMOS18 #N/A
|
||||
C26 LA27_P DEBUG_3 gpio_debug_3_1 LVCMOS18 #N/A
|
||||
C27 LA27_N DEBUG_4 gpio_debug_4_1 LVCMOS18 #N/A
|
||||
D26 LA26_P CAL_SW_3 gpio_calsw_3_1 LVCMOS18 #N/A
|
||||
D27 LA26_N CAL_SW_4 gpio_calsw_4_1 LVCMOS18 #N/A
|
||||
|
|
@ -0,0 +1,114 @@
|
|||
FMC_pin FMC_port Schematic_name System_top_name IOSTANDARD Termination
|
||||
|
||||
# fmcomms8
|
||||
|
||||
D4 GBTCLK0_M2C_P JESD_REFCLK_FPGA_C_P ref_clk_c_p #N/A #N/A
|
||||
D5 GBTCLK0_M2C_N JESD_REFCLK_FPGA_C_N ref_clk_c_n #N/A #N/A
|
||||
B20 GBTCLK1_M2C_P JESD_REFCLK_FPGA_D_P ref_clk_d_p #N/A #N/A
|
||||
B21 GBTCLK1_M2C_N JESD_REFCLK_FPGA_D_N ref_clk_d_n #N/A #N/A
|
||||
|
||||
D8 LA01_CC_P CORE_CLK_C_P sysref_c_p LVDS DIFF_TERM TRUE
|
||||
D9 LA01_CC_N CORE_CLK_C_N sysref_c_n LVDS DIFF_TERM TRUE
|
||||
G6 LA00_CC_P CORE_CLK_D_P sysref_d_p LVDS DIFF_TERM TRUE
|
||||
G7 LA00_CC_N CORE_CLK_D_N sysref_d_n LVDS DIFF_TERM TRUE
|
||||
G2 CLK1_M2C_P JESD_SYSREF_FPGA_D_P core_clk_d_p LVDS DIFF_TERM TRUE
|
||||
G3 CLK1_M2C_N JESD_SYSREF_FPGA_D_N core_clk_d_n LVDS DIFF_TERM TRUE
|
||||
H4 CLK0_M2C_P JESD_SYSREF_FPGA_C_P core_clk_c_p LVDS DIFF_TERM TRUE
|
||||
H5 CLK0_M2C_N JESD_SYSREF_FPGA_C_N core_clk_c_n LVDS DIFF_TERM TRUE
|
||||
|
||||
G15 LA12_P SYNCINB1_C_P rx_os_sync_c_p LVDS #N/A
|
||||
G16 LA12_N SYNCINB1_C_N rx_os_sync_c_n LVDS #N/A
|
||||
G18 LA16_P SYNCINB1_D_P rx_os_sync_d_p LVDS #N/A
|
||||
G19 LA16_N SYNCINB1_D_N rx_os_sync_d_n LVDS #N/A
|
||||
H16 LA11_P SYNCINB0_C_P rx_sync_c_p LVDS #N/A
|
||||
H17 LA11_N SYNCINB0_C_N rx_sync_c_n LVDS #N/A
|
||||
H19 LA15_P SYNCINB0_D_P rx_sync_d_p LVDS #N/A
|
||||
H20 LA15_N SYNCINB0_D_N rx_sync_d_n LVDS #N/A
|
||||
G21 LA20_P SYNCOUTB1_C_P tx_sync_c_1_p LVDS DIFF_TERM TRUE
|
||||
G22 LA20_N SYNCOUTB1_C_N tx_sync_c_1_n LVDS DIFF_TERM TRUE
|
||||
G24 LA22_P SYNCOUTB1_D_P tx_sync_d_1_p LVDS DIFF_TERM TRUE
|
||||
G25 LA22_N SYNCOUTB1_D_N tx_sync_d_1_n LVDS DIFF_TERM TRUE
|
||||
H22 LA19_P SYNCOUTB0_C_P tx_sync_c_p LVDS DIFF_TERM TRUE
|
||||
H23 LA19_N SYNCOUTB0_C_N tx_sync_c_n LVDS DIFF_TERM TRUE
|
||||
H25 LA21_P SYNCOUTB0_D_P tx_sync_d_p LVDS DIFF_TERM TRUE
|
||||
H26 LA21_N SYNCOUTB0_D_N tx_sync_d_n LVDS DIFF_TERM TRUE
|
||||
|
||||
C6 DP0_M2C_P JESD_SERDOUT0_C_P {rx_data_c_p[0]} #N/A #N/A
|
||||
C7 DP0_M2C_N JESD_SERDOUT0_C_N {rx_data_c_n[0]} #N/A #N/A
|
||||
A2 DP1_M2C_P JESD_SERDOUT1_C_P {rx_data_c_p[1]} #N/A #N/A
|
||||
A3 DP1_M2C_N JESD_SERDOUT1_C_N {rx_data_c_n[1]} #N/A #N/A
|
||||
A6 DP2_M2C_P JESD_SERDOUT2_C_P {rx_data_c_p[2]} #N/A #N/A
|
||||
A7 DP2_M2C_N JESD_SERDOUT2_C_N {rx_data_c_n[2]} #N/A #N/A
|
||||
A10 DP3_M2C_P JESD_SERDOUT3_C_P {rx_data_c_p[3]} #N/A #N/A
|
||||
A11 DP3_M2C_N JESD_SERDOUT3_C_N {rx_data_c_n[3]} #N/A #N/A
|
||||
A14 DP4_M2C_P JESD_SERDOUT0_D_P {rx_data_d_p[0]} #N/A #N/A
|
||||
A15 DP4_M2C_N JESD_SERDOUT0_D_N {rx_data_d_n[0]} #N/A #N/A
|
||||
A18 DP5_M2C_P JESD_SERDOUT1_D_P {rx_data_d_p[1]} #N/A #N/A
|
||||
A19 DP5_M2C_N JESD_SERDOUT1_D_N {rx_data_d_n[1]} #N/A #N/A
|
||||
B16 DP6_M2C_P JESD_SERDOUT2_D_P {rx_data_d_p[2]} #N/A #N/A
|
||||
B17 DP6_M2C_N JESD_SERDOUT2_D_N {rx_data_d_n[2]} #N/A #N/A
|
||||
B12 DP7_M2C_P JESD_SERDOUT3_D_P {rx_data_d_p[3]} #N/A #N/A
|
||||
B13 DP7_M2C_N JESD_SERDOUT3_D_N {rx_data_d_n[3]} #N/A #N/A
|
||||
C2 DP0_C2M_P JESD_SERDIN1_C_P {tx_data_c_p[0]} #N/A #N/A
|
||||
C3 DP0_C2M_N JESD_SERDIN1_C_N {tx_data_c_n[0]} #N/A #N/A
|
||||
A22 DP1_C2M_P JESD_SERDIN0_C_P {tx_data_c_p[1]} #N/A #N/A
|
||||
A23 DP1_C2M_N JESD_SERDIN0_C_N {tx_data_c_n[1]} #N/A #N/A
|
||||
A26 DP2_C2M_P JESD_SERDIN2_C_P {tx_data_c_p[2]} #N/A #N/A
|
||||
A27 DP2_C2M_N JESD_SERDIN2_C_N {tx_data_c_n[2]} #N/A #N/A
|
||||
A30 DP3_C2M_P JESD_SERDIN3_C_P {tx_data_c_p[3]} #N/A #N/A
|
||||
A31 DP3_C2M_N JESD_SERDIN3_C_N {tx_data_c_n[3]} #N/A #N/A
|
||||
A34 DP4_C2M_P JESD_SERDIN0_D_P {tx_data_d_p[0]} #N/A #N/A
|
||||
A35 DP4_C2M_N JESD_SERDIN0_D_N {tx_data_d_n[0]} #N/A #N/A
|
||||
A38 DP5_C2M_P JESD_SERDIN1_D_P {tx_data_d_p[1]} #N/A #N/A
|
||||
A39 DP5_C2M_N JESD_SERDIN1_D_N {tx_data_d_n[1]} #N/A #N/A
|
||||
B36 DP6_C2M_P JESD_SERDIN2_D_P {tx_data_d_p[2]} #N/A #N/A
|
||||
B37 DP6_C2M_N JESD_SERDIN2_D_N {tx_data_d_n[2]} #N/A #N/A
|
||||
B32 DP7_C2M_P JESD_SERDIN3_D_P {tx_data_d_p[3]} #N/A #N/A
|
||||
B33 DP7_C2M_N JESD_SERDIN3_D_N {tx_data_d_n[3]} #N/A #N/A
|
||||
|
||||
C22 LA18_CC_P FAN_TACH fan_tach LVCMOS18 #N/A
|
||||
C23 LA18_CC_N FAN_PWM fan_pwm LVCMOS18 #N/A
|
||||
|
||||
C10 LA06_P RX1_ENABLE_C adrv9009_rx1_enable_c LVCMOS18 #N/A
|
||||
C11 LA06_N RX2_ENABLE_C adrv9009_rx2_enable_c LVCMOS18 #N/A
|
||||
C18 LA14_P RX1_ENABLE_D adrv9009_rx1_enable_d LVCMOS18 #N/A
|
||||
C19 LA14_N RX2_ENABLE_D adrv9009_rx2_enable_d LVCMOS18 #N/A
|
||||
C14 LA10_P TX1_ENABLE_C adrv9009_tx1_enable_c LVCMOS18 #N/A
|
||||
C15 LA10_N TX2_ENABLE_C adrv9009_tx2_enable_c LVCMOS18 #N/A
|
||||
C26 LA27_P TX1_ENABLE_D adrv9009_tx1_enable_d LVCMOS18 #N/A
|
||||
C27 LA27_N TX2_ENABLE_D adrv9009_tx2_enable_d LVCMOS18 #N/A
|
||||
G27 LA25_P GPINT_C adrv9009_gpint_c LVCMOS18 #N/A
|
||||
G28 LA25_N GPINT_D adrv9009_gpint_d LVCMOS18 #N/A
|
||||
G30 LA29_P GPIO_0_C adrv9009_gpio_00_c LVCMOS18 #N/A
|
||||
G31 LA29_N GPIO_0_D adrv9009_gpio_00_d LVCMOS18 #N/A
|
||||
G33 LA31_P GPIO_1_C adrv9009_gpio_01_c LVCMOS18 #N/A
|
||||
G34 LA31_N GPIO_1_D adrv9009_gpio_01_d LVCMOS18 #N/A
|
||||
G36 LA33_P GPIO_2_C adrv9009_gpio_02_c LVCMOS18 #N/A
|
||||
G37 LA33_N GPIO_2_D adrv9009_gpio_02_d LVCMOS18 #N/A
|
||||
H7 LA02_P GPIO_3_C adrv9009_gpio_03_c LVCMOS18 #N/A
|
||||
H8 LA02_N GPIO_3_D adrv9009_gpio_03_d LVCMOS18 #N/A
|
||||
H10 LA04_P GPIO_4_C adrv9009_gpio_04_c LVCMOS18 #N/A
|
||||
H11 LA04_N GPIO_4_D adrv9009_gpio_04_d LVCMOS18 #N/A
|
||||
H28 LA24_P GPIO_5_C adrv9009_gpio_05_c LVCMOS18 #N/A
|
||||
H29 LA24_N GPIO_5_D adrv9009_gpio_05_d LVCMOS18 #N/A
|
||||
H31 LA28_P GPIO_6_C adrv9009_gpio_06_c LVCMOS18 #N/A
|
||||
H32 LA28_N GPIO_6_D adrv9009_gpio_06_d LVCMOS18 #N/A
|
||||
H34 LA30_P GPIO_7_C adrv9009_gpio_07_c LVCMOS18 #N/A
|
||||
H35 LA30_N GPIO_7_D adrv9009_gpio_07_d LVCMOS18 #N/A
|
||||
H37 LA32_P GPIO_8_C adrv9009_gpio_08_c LVCMOS18 #N/A
|
||||
H38 LA32_N GPIO_8_D adrv9009_gpio_08_d LVCMOS18 #N/A
|
||||
D17 LA13_P RESETB_C adrv9009_reset_b_c LVCMOS18 #N/A
|
||||
D18 LA13_N RESETB_D adrv9009_reset_b_d LVCMOS18 #N/A
|
||||
G12 LA08_P GPIO_1_HMC7044 hmc7044_gpio_1 LVCMOS18 #N/A
|
||||
G13 LA08_N GPIO_2_HMC7044 hmc7044_gpio_2 LVCMOS18 #N/A
|
||||
H13 LA07_P GPIO_3_HMC7044 hmc7044_gpio_3 LVCMOS18 #N/A
|
||||
H14 LA07_N GPIO_4_HMC7044 hmc7044_gpio_4 LVCMOS18 #N/A
|
||||
G10 LA03_N SYNC_HMC7044_FPGA hmc7044_sync LVCMOS18 #N/A
|
||||
G9 LA03_P RESET_HMC7044 hmc7044_reset LVCMOS18 #N/A
|
||||
|
||||
D23 LA23_P SPI_CLK spi_clk LVCMOS18 #N/A
|
||||
D24 LA23_N SPI_CSN_HMC7044 spi_csn_hmc7044 LVCMOS18 #N/A
|
||||
D11 LA05_P SPI_CSN_ADRV9009_C spi_csn_adrv9009_c LVCMOS18 #N/A
|
||||
D14 LA09_P SPI_CSN_ADRV9009_D spi_csn_adrv9009_d LVCMOS18 #N/A
|
||||
D26 LA26_P SPI_MISO spi_miso LVCMOS18 #N/A
|
||||
D27 LA26_N SPI_MOSI spi_sdio LVCMOS18 #N/A
|
||||
Loading…
Reference in New Issue