diff --git a/projects/adrv9371x/common/adrv9371x_bd.qsys b/projects/adrv9371x/common/adrv9371x_bd.qsys
index 03dab1a9e..ffb2f1e60 100755
--- a/projects/adrv9371x/common/adrv9371x_bd.qsys
+++ b/projects/adrv9371x/common/adrv9371x_bd.qsys
@@ -9,11 +9,19 @@
categories="System" />
@@ -243,8 +291,38 @@
+
+
+
+
+
+
+
+
+
+
+
+
+
-
-
-
-
+ internal="axi_adc_dma.fifo_wr_clock" />
+
-
-
-
-
+ internal="axi_dac_dma.fifo_rd_clock" />
+
+
+
+
+
+
+
+
+
+
+
+
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
+
@@ -546,7 +475,7 @@
-
+
@@ -554,8 +483,8 @@
-
-
+
+
@@ -569,37 +498,36 @@
-
-
-
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
+
+
+
+
+
+
+
+
@@ -915,31 +843,414 @@
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+ GX clock output buffer
+
+
+
+ altera_xcvr_atx_pll_a10
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+ end="xcvr_tx_core.jesd204_tx_link" />
+
+
+ end="xcvr_tx_rst_cntrl.clock" />
+ end="xcvr_rx_rst_cntrl.clock" />
+ end="xcvr_rx_os_rst_cntrl.clock" />
+ end="xcvr_rx_core.jesd204_rx_avs_clk" />
+
+
+
+
+
+ start="xcvr_ref_clk.out_clk"
+ end="xcvr_rx_core.pll_ref_clk" />
+
+
+ end="xcvr_rx_os_core.reconfig_clk" />
+
+
+
+ end="axi_adc_dma.s_axi_clock" />
+ end="axi_dac_dma.s_axi_clock" />
+
+
+
+
+
+
+ end="xcvr_tx_core.txlink_clk" />
+
+
+
+
+
+
+
+
+ start="adc_pack.adc_ch_0"
+ end="axi_ad9371.adc_ch_0">
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
@@ -1010,7 +1559,40 @@
kind="conduit"
version="15.1"
start="adc_pack.if_adc_data"
- end="axi_dmac_adc.if_fifo_wr_din">
+ end="axi_adc_dma.if_fifo_wr_din">
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
@@ -1021,7 +1603,18 @@
kind="conduit"
version="15.1"
start="adc_pack.if_adc_sync"
- end="axi_dmac_adc.if_fifo_wr_sync">
+ end="axi_adc_dma.if_fifo_wr_sync">
+
+
+
+
+
+
+
@@ -1032,7 +1625,7 @@
kind="conduit"
version="15.1"
start="adc_pack.if_adc_valid"
- end="axi_dmac_adc.if_fifo_wr_en">
+ end="axi_adc_dma.if_fifo_wr_en">
@@ -1043,7 +1636,7 @@
kind="conduit"
version="15.1"
start="dac_upack.if_dac_data"
- end="axi_dmac_dac.if_fifo_rd_dout">
+ end="axi_dac_dma.if_fifo_rd_dout">
@@ -1053,18 +1646,7 @@
-
-
-
-
-
-
-
@@ -1072,11 +1654,110 @@
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+ end="xcvr_tx_core.sync_n">
@@ -1087,7 +1768,40 @@
kind="conduit"
version="15.1"
start="axi_jesd_xcvr.if_tx_ip_sysref"
- end="avl_xcvr_tx.sysref">
+ end="xcvr_tx_core.sysref">
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
@@ -1116,36 +1830,256 @@
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+ end="xcvr_tx_rst_cntrl.reset" />
+ start="axi_os_jesd_xcvr.if_rst"
+ end="xcvr_rx_os_rst_cntrl.reset" />
+ start="axi_os_jesd_xcvr.if_rx_rstn"
+ end="adc_os_pack.if_adc_rst" />
+
+
+
+ end="xcvr_rx_core.jesd204_rx_avs_rst_n" />
+ end="xcvr_rx_os_core.jesd204_rx_avs_rst_n" />
+
+
+
+
+ end="xcvr_rx_os_core.reconfig_reset" />
+ end="xcvr_tx_core.reconfig_reset" />
+
+
+ end="xcvr_rx_rst_cntrl.reset" />
+ end="xcvr_tx_rst_cntrl.reset" />
+
+
+
+
+
+