axi_ad9162: Fix code alignment, no functional changes
parent
fe2b43ddd9
commit
d81f605ae9
|
@ -81,14 +81,6 @@ module axi_ad9162 #(
|
||||||
output [ 1:0] s_axi_rresp,
|
output [ 1:0] s_axi_rresp,
|
||||||
input s_axi_rready);
|
input s_axi_rready);
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
// internal clocks and resets
|
// internal clocks and resets
|
||||||
|
|
||||||
wire dac_rst;
|
wire dac_rst;
|
||||||
|
|
|
@ -67,18 +67,6 @@ module axi_ad9162_core #(
|
||||||
output reg [ 31:0] up_rdata,
|
output reg [ 31:0] up_rdata,
|
||||||
output reg up_rack);
|
output reg up_rack);
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
// internal registers
|
|
||||||
|
|
||||||
|
|
||||||
// internal signals
|
// internal signals
|
||||||
|
|
||||||
wire dac_sync_s;
|
wire dac_sync_s;
|
||||||
|
|
|
@ -49,15 +49,6 @@ module axi_ad9162_if (
|
||||||
input dac_rst,
|
input dac_rst,
|
||||||
input [255:0] dac_data);
|
input [255:0] dac_data);
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
// internal registers
|
|
||||||
|
|
||||||
|
|
||||||
// reorder data for the jesd links
|
// reorder data for the jesd links
|
||||||
|
|
||||||
assign dac_clk = tx_clk;
|
assign dac_clk = tx_clk;
|
||||||
|
|
Loading…
Reference in New Issue