diff --git a/library/altera/avl_adxphy/avl_adxphy.v b/library/altera/avl_adxphy/avl_adxphy.v
index 36428fa2d..e8590ae81 100644
--- a/library/altera/avl_adxphy/avl_adxphy.v
+++ b/library/altera/avl_adxphy/avl_adxphy.v
@@ -38,7 +38,11 @@
 
 `timescale 1ns/1ps
 
-module avl_adxphy (
+module avl_adxphy #(
+
+  // parameters
+
+  parameter   integer NUM_OF_LANES = 4) (
 
   // rx-ip interface
 
@@ -369,10 +373,6 @@ module avl_adxphy (
   input   [((NUM_OF_LANES* 1)-1):0]   tx_core_digitalreset,
   output  [((NUM_OF_LANES* 1)-1):0]   tx_core_cal_busy);
 
-  // parameters
-
-  parameter   integer NUM_OF_LANES = 4;
-
   // rx assignments
 
   generate
diff --git a/library/altera/axi_adxcvr/axi_adxcvr.v b/library/altera/axi_adxcvr/axi_adxcvr.v
index ff28d082b..c2d3b6ea0 100644
--- a/library/altera/axi_adxcvr/axi_adxcvr.v
+++ b/library/altera/axi_adxcvr/axi_adxcvr.v
@@ -37,7 +37,13 @@
 
 `timescale 1ns/1ps
 
-module axi_adxcvr (
+module axi_adxcvr #(
+
+  // parameters
+
+  parameter   integer ID = 0,
+  parameter   integer TX_OR_RX_N = 0,
+  parameter   integer NUM_OF_LANES = 4) (
 
   // xcvr, lane-pll and ref-pll are shared
 
@@ -67,12 +73,6 @@ module axi_adxcvr (
   output  [31:0]                s_axi_rdata,
   input                         s_axi_rready);
 
-  // parameters
-
-  parameter   integer ID = 0;
-  parameter   integer TX_OR_RX_N = 0;
-  parameter   integer NUM_OF_LANES = 4;
-
   // internal signals
 
   wire                          up_rstn;
diff --git a/library/altera/axi_adxcvr/axi_adxcvr_up.v b/library/altera/axi_adxcvr/axi_adxcvr_up.v
index 88418242f..0ef6c3082 100644
--- a/library/altera/axi_adxcvr/axi_adxcvr_up.v
+++ b/library/altera/axi_adxcvr/axi_adxcvr_up.v
@@ -37,7 +37,13 @@
 
 `timescale 1ns/100ps
 
-module axi_adxcvr_up (
+module axi_adxcvr_up #(
+
+  // parameters
+
+  parameter   integer ID = 0,
+  parameter   integer TX_OR_RX_N = 0,
+  parameter   integer NUM_OF_LANES = 4) (
 
   // xcvr, lane-pll and ref-pll are shared
 
@@ -61,9 +67,6 @@ module axi_adxcvr_up (
   // parameters
 
   localparam  [31:0]  VERSION = 32'h00100161;
-  parameter   integer ID = 0;
-  parameter   integer TX_OR_RX_N = 0;
-  parameter   integer NUM_OF_LANES = 4;
 
   // internal registers