FPGA: add vivado sim

Signed-off-by: liangkangnan <liangkangnan@163.com>
pull/1/head
liangkangnan 2020-05-21 22:04:23 +08:00
parent edee04cfe2
commit ea0734b280
3 changed files with 12 additions and 1 deletions

View File

@ -136,7 +136,7 @@
`halt`
使用load_image命令将固件下载到FPGA这里以freertos.bin文件为例下所示:
使用load_image命令将固件下载到FPGA这里以freertos.bin文件为例下所示:
`load_image D:/gitee/open/tinyriscv/tests/example/FreeRTOS/Demo/tinyriscv_GCC/freertos.bin 0x0 bin 0x0 0x1000000`
@ -156,3 +156,14 @@
退出openocd服务(ctrl+c)按一下FPGA板子上的复位按键即可开始运行程序。
# 4.Vivado仿真设置
如果要在vivado里进行RTL仿真的话还需要添加sim目录里的tinyriscv_soc_tb.v文件具体方法和添加RTL源文件类似只是在源文件类型里选择simulation sources如下图所示
![add_sim](./images/add_sim.png)
最后设置一下define.v文件的路径如下图所示
![defines](./images/defines.png)
设置完成后即可进行RTL仿真。

BIN
FPGA/images/add_sim.png Normal file

Binary file not shown.

After

Width:  |  Height:  |  Size: 67 KiB

BIN
FPGA/images/defines.png Normal file

Binary file not shown.

After

Width:  |  Height:  |  Size: 265 KiB