tinyriscv

History

liangkangnan 769f93c70a fpga: cmod_a7: add sch doc Signed-off-by: liangkangnan <liangkangnan@163.com>		2022-10-10 09:03:42 +08:00
..
constrs	fpga: constrs: change for cmod_a7 extern board	2022-10-10 09:02:45 +08:00
doc	fpga: cmod_a7: add sch doc	2022-10-10 09:03:42 +08:00
scripts	fpga: xilinx: cmod_a7: add bin.tcl and mcs.tcl	2022-08-12 19:33:49 +08:00
.gitignore	rtl: move top module into fpga dir	2022-08-10 08:13:38 +08:00
Makefile	fpga: xilinx: cmod_a7: add bin.tcl and mcs.tcl	2022-08-12 19:33:49 +08:00
README.md	fpga: update README.md	2022-08-18 09:17:40 +08:00
tinyriscv_soc_top.sv	rtl: move top module into fpga dir	2022-08-10 08:13:38 +08:00

本目录包含FPGA约束文件，vivado tcl脚本和顶层文件。

constrs：包含FPGA约束文件
scripts：包含vivado tcl脚本
tinyriscv_soc_top.sv：整个SOC的顶层文件

根据vivado的安装路径，修改Makefile文件。

生成bit文件：

make bit

即可在out目录下生成bit文件。